BAB09 - ICL7109

(1)

7. ICL 7109

Spesifikasi



 Dual Dual SlopeSlope ADC dengan 12 bit biner ditambah dengan bit polaritas ADC dengan 12 bit biner ditambah dengan bit polaritas

dan

dan over rangeover range



 Output kompatibel dengan TTL, THREE STATE, ModeOutput kompatibel dengan TTL, THREE STATE, Mode Handshake Handshake

UART untuk

UART untuk interfacing interfacing dengan mikroprosesor secara paralel dan dengan mikroprosesor secara paralel dan serial.

serial.



 Input RUN/-HOLD dan STATUS dapat digunakan untuk memonitorInput RUN/-HOLD dan STATUS dapat digunakan untuk memonitor

dan mengendalikan konversi dan mengendalikan konversi



 Input dan referensi diferensialInput dan referensi diferensial



 Noise Noise rendah sekitar 15 uVrendah sekitar 15 uVPPPP



 Arus input sekitar 1 piko AmpereArus input sekitar 1 piko Ampere 

 Konversi 30 data per detikKonversi 30 data per detik 

 Osilator ON CHIP jika beroperasi pada 3.58 MHz akan menghasilkanOsilator ON CHIP jika beroperasi pada 3.58 MHz akan menghasilkan

7.5 data per detik dengan rejeksi 60 Hz atau dapat juga menggunakan 7.5 data per detik dengan rejeksi 60 Hz atau dapat juga menggunakan osilator RC untuk frekuensi clock.

osilator RC untuk frekuensi clock.

Diskripsi Diskripsi

ICL7109 mempunyai performansi yang tinggi, CMOS, ADC ICL7109 mempunyai performansi yang tinggi, CMOS, ADC integrator daya rendah yang didisain untuk

integrator daya rendah yang didisain untuk interfaceinterface dengan mikroprosesor dengan mikroprosesor secara mudah

secara mudah

Output data (12 bit, polaritas dan

Output data (12 bit, polaritas dan over rangeover range) dapat langsung diakses) dapat langsung diakses dengan mengendalikan 2 bit input

dengan mengendalikan 2 bit input enableenable dan dan chip select chip select untuk untuk interfaceinterface single

single parallel parallel .. Mode.. Mode handshakehandshake UART disediakan agar ICL7109 bekerja UART disediakan agar ICL7109 bekerja dengan standar industri dalam transmisi data serial. Input RUN/-HOLD dan dengan standar industri dalam transmisi data serial. Input RUN/-HOLD dan STATUS dapat digunakan untuk memonitor dan mengendalikan konversi STATUS dapat digunakan untuk memonitor dan mengendalikan konversi

(2)

ICL7109 memberikan ke pengguna akurasi yang tinggi, rendah ICL7109 memberikan ke pengguna akurasi yang tinggi, rendah noise, low drift

noise, low drift dan dan AD AD konverterkonverter dual slope integrating dual slope integrating ,, noisenoise rendah sekitar rendah sekitar 15 uV

15 uVPP, aPP, arus input sekitar 1 piko Ampere, konsumsi daya 20 mW.rus input sekitar 1 piko Ampere, konsumsi daya 20 mW.

gambar 7.1. Pin ICL7109 gambar 7.1. Pin ICL7109

PIN SIMBOL SIMBOL DISKRIPSIDISKRIPSI

1

1 GND GND Ground digitalGround digital 2

2 STATUS STATUS HIGH HIGH selama selama integrate integrate dan dan de de integrate integrate sampai sampai data data di di latch.latch. LOW jika analog dalam konfigurasi auto zero

LOW jika analog dalam konfigurasi auto zero 3

3 POL POL HIGH HIGH untuk untuk input input positifpositif 4

4 OR OR HIGH HIGH jika jika input input overrangeoverrange 5

5 B12 B12 B12 B12 Most Most Significant Significant Bit Bit Three Three statestate 6

6 B11 B11 B11 B11 HIGH HIGH = = True True Three Three statestate 7

16 B1 B1 B1 B1 Least Least Significant Significant Bit Bit Three Three statestate 17 TEST

17 TEST

HIGH jika operasi normal, LOW untuk memaksa semua bit HIGH jika operasi normal, LOW untuk memaksa semua bit output HIGH. Hanya digunakan untuk tester. Dihubungkan ke output HIGH. Hanya digunakan untuk tester. Dihubungkan ke +5

(3)

PIN SIMBOL SIMBOL DISKRIPSIDISKRIPSI

18

18 -LBEN -LBEN Low Low Byte Byte Enable. Enable. Jika Jika Mode Mode (pin (pin 21) 21) LOW LOW dan dan CE/LOADCE/LOAD LOW dan LBEN LOW maka output bit yang aktif B1 LOW dan LBEN LOW maka output bit yang aktif B1 sampai B8

sampai B8 19 -HBEN

19 -HBEN

High Byet Enable. Jika Mode (pin 21) LOW dan High Byet Enable. Jika Mode (pin 21) LOW dan CE/LOAD LOW dan HBEN LOW maka output bit yang CE/LOAD LOW dan HBEN LOW maka output bit yang aktif B9 sampai B12 dan POL,OR

aktif B9 sampai B12 dan POL,OR 20

20 -CE/LOAD -CE/LOAD Chip Chip Enable Enable Load. Load. Jika Jika Mode Mode (pin (pin 21) 21) LOW. LOW. CE/LOADCE/LOAD LOW berfungsi sebagai master output enable, dan jika LOW berfungsi sebagai master output enable, dan jika HIGH, B1- B12, POL, OR tidak berfungsi.

HIGH, B1- B12, POL, OR tidak berfungsi.

Jika Mode (pin 21) HIGH, CE/LOAD berfungsi sebgai Jika Mode (pin 21) HIGH, CE/LOAD berfungsi sebgai strobe untuk moide handshake.

strobe untuk moide handshake. 21

21 MODE MODE Bekerja Bekerja bersama bersama dengan dengan pin pin 18,19,2018,19,20 22

22 OSC OSC IN IN Osilator Osilator InputInput 23

23 OSC OSC OUT OUT Osilator OutputOsilator Output 24

24 OSC OSC SEL SEL Oscillator Oscillator Select Select : : Input Input HIGH HIGH akan akan mengkonfigurasimengkonfigurasi bersama dengan OSC IN, OSC OUT dan BUF OSC OUT bersama dengan OSC IN, OSC OUT dan BUF OSC OUT sebagai osilator RC, clock akan se fase dan duty cycle = sebagai osilator RC, clock akan se fase dan duty cycle = BUS OSC OUT

BUS OSC OUT 25

25 BUF BUF OSC OSC OUT OUT Buffer Osilator Buffer Osilator OutputOutput 26

26 RUN/-HOLD RUN/-HOLD Input Input HIGH HIGH -> -> Konversi Konversi tiap tiap 8192 8192 pulsa pulsa clockclock

Input LOW -> Konversi lengkap, berhenti pada hitungan Input LOW -> Konversi lengkap, berhenti pada hitungan ke 7 dari Auto Zero sebelum integrasi.

ke 7 dari Auto Zero sebelum integrasi. 27

27 SEND SEND Digunakan Digunakan dalam dalam mode mode handshake handshake untuk untuk menunjukkanmenunjukkan kemampuan peralatan luar dalam menerima data. kemampuan peralatan luar dalam menerima data. Dihubungkan ke + 5 jika tidak digunakan.

Dihubungkan ke + 5 jika tidak digunakan. 28

28 V- V- Tegangan catu Tegangan catu daya, daya, normal normal -5 -5 V V terhadap terhadap GNDGND 29

29 REF REF OUT OUT Output Output tegangan tegangan referensi, referensi, normalnya normalnya 2.8 2.8 V V di di bawah bawah V+V+ 30

30 BUFFER BUFFER Buffer Amplifier Buffer Amplifier OutputOutput 31

31 AUTO- AUTO- ZERO ZERO Titik Titik auto auto zerozero 32

32 INTEGRATOR INTEGRATOR Integrator Integrator outputoutput 33 COMMON

33 COMMON Analog Analog common_common – – system auto zero terhadap COMMON system auto zero terhadap COMMON 34

34 INPUT INPUT LO LO Differential Differential Input Input LOWLOW 35

35 INPUT INPUT HI HI Differential Differential Input Input HIGHHIGH 36

36 REF REF IN IN + + Referensi Referensi Input Input + + DifferensialDifferensial 37

37 REF REF CAP CAP + + Kapasitor Kapasitor referensi referensi ++ 38

38 REF REF CAP CAP - - Kapasitor referensi Kapasitor referensi --39

39 REF REF IN- IN- Referensi Referensi Input Input - - DifferensialDifferensial 40

(4)

Diskripsi detail Diskripsi detail

Bagian Analog Bagian Analog

Gambar 7.2. Bagian analog ICL 7109 Gambar 7.2. Bagian analog ICL 7109

Gambar 7.2. menunjukkan rangkaian ekivalen dari ICL7109. Jika Gambar 7.2. menunjukkan rangkaian ekivalen dari ICL7109. Jika input RUN/-HOLD dibiarkan terbuka atau dihubungkan ke V+, rangkaian input RUN/-HOLD dibiarkan terbuka atau dihubungkan ke V+, rangkaian akan melakukan konversi pada waktu yang ditentukan oleh frekuensi

akan melakukan konversi pada waktu yang ditentukan oleh frekuensi clock clock nya. (8192

nya. (8192 clock clock per siklusnya). Masing-masing siklus pengukuran dibagi per siklusnya). Masing-masing siklus pengukuran dibagi menjadi 3 fase seperti ditunjukkan dalam gambar 7.3. Fase 1 adalah

menjadi 3 fase seperti ditunjukkan dalam gambar 7.3. Fase 1 adalah auto zeroauto zero (A Z), fase 2

(5)

Gambar 7.3. Waktu konversi (RUN/-HOLD HIGH) Gambar 7.3. Waktu konversi (RUN/-HOLD HIGH)

Fase auto zero Fase auto zero

Selama fase ini, ada 3 hal yang terjadi.

Selama fase ini, ada 3 hal yang terjadi. PertamaPertama, input HIGH dan, input HIGH dan LOW dilepas dari pin dan dihubungsingkatkan secara internal dengan LOW dilepas dari pin dan dihubungsingkatkan secara internal dengan COMMON analog,

COMMON analog, KeduaKedua, kapasitor referensi dihubungkan dengan tegangan, kapasitor referensi dihubungkan dengan tegangan referensi.

referensi. KetigaKetiga,, loop feedback loop feedback ditutup ditutup agar agar sistem sistem menmenchargecharge kapasitor kapasitor auto zero

auto zero, CAZ untuk mengkompensasi tegangan offset dari buffer amplifier,, CAZ untuk mengkompensasi tegangan offset dari buffer amplifier, integrator dan komparator. Karena komparator termasuk dalam loop, akurasi integrator dan komparator. Karena komparator termasuk dalam loop, akurasi AZ dibatasi oleh

AZ dibatasi oleh noisenoise sistem saja. Di beberapa kasus, offset input kurang dari sistem saja. Di beberapa kasus, offset input kurang dari 10 uV.

10 uV.

Fase Integrasi Sinyal Fase Integrasi Sinyal

Selama fase ini, lup

Selama fase ini, lup auto zeroauto zero ditutup, hubung singkat internal ditutup, hubung singkat internal dibuang dan input internal HIGH dan LOW dihubungkan dengan pin dibuang dan input internal HIGH dan LOW dihubungkan dengan pin eksternal. ADC kemudian mengintegrasikan tegangan differensial antara eksternal. ADC kemudian mengintegrasikan tegangan differensial antara HIGH dan LOW untuk waktu yang tetap. Tegangan differensial ini dapat HIGH dan LOW untuk waktu yang tetap. Tegangan differensial ini dapat

(6)

berada

berada dalam dalam range range input input yang yang lebar. lebar. Akhir Akhir dari dari fase fase ini ini adalah adalah polaritaspolaritas tegangan ditentukan.

tegangan ditentukan.

ADC ini dioptimasikan untuk operasi dengan COMMON analog ADC ini dioptimasikan untuk operasi dengan COMMON analog yang

yang dekat dengan digidekat dengan digital ground. tal ground. Dengan catu dayDengan catu daya +5 a +5 V danV dan – – 5 V, ADC 5 V, ADC ini dapat membaca input 4 V skala penuh negatif atau positif.

ini dapat membaca input 4 V skala penuh negatif atau positif.

Referensi diferensial Referensi diferensial

Tegangan referensi

Tegangan referensi dapat dihasilkan dapat dihasilkan dari catu daydari catu daya ADC. a ADC. SumberSumber utama dari

utama dari COMMON MODE ERRORCOMMON MODE ERROR adalah tegangan adalah tegangan roll over roll over yang yang disebabkan oleh kapasitor referensi kehilangan atau ketambahan muatan. Jika disebabkan oleh kapasitor referensi kehilangan atau ketambahan muatan. Jika tegangan bertambah, kapasitor referensi dapat menaikkan gain atau tegangan tegangan bertambah, kapasitor referensi dapat menaikkan gain atau tegangan ketika de integrasi sinyal positif dan menurunkan tegangan jika de integrasi ketika de integrasi sinyal positif dan menurunkan tegangan jika de integrasi sinyal negatif. Perbedaan referensi untuk tegangan input positif dan negatif sinyal negatif. Perbedaan referensi untuk tegangan input positif dan negatif akan menyebabkan error

akan menyebabkan error roll over roll over . Dengan memilih kapasitor yang cukup. Dengan memilih kapasitor yang cukup besar,

besar, error error dapat dapat dikurangi dikurangi kurang kurang dari dari 0.5 0.5 counter. counter. Dapat Dapat jugajuga diminimumkan dengan tegangan COMMON MODE dekat dengan diminimumkan dengan tegangan COMMON MODE dekat dengan COMMON analog.

COMMON analog.

Pemil

Pemilihan harga ihan harga komponenkomponen

Untuk performansi optimum dari bagian analog, pemilihan nilai Untuk performansi optimum dari bagian analog, pemilihan nilai resistor dan

resistor dan kapasitor integrator, kapasikapasitor integrator, kapasitor auto ztor auto zero, tegangan ero, tegangan referensi referensi dandan kecepatan konversi harus hati-hati. Pemilihan nilainya harus disesuaikan kecepatan konversi harus hati-hati. Pemilihan nilainya harus disesuaikan dengan aplikasi khususnya.

dengan aplikasi khususnya.

Sebagai contoh, tegangan suplly +/-5 V dan COMMON dihubungkan ke Sebagai contoh, tegangan suplly +/-5 V dan COMMON dihubungkan ke ground, maka tegangan input skala penuhnya adalah +/- 4 Volt. Karena output ground, maka tegangan input skala penuhnya adalah +/- 4 Volt. Karena output integrator dapat berada 0.3 volt dari catu daya tanpa mengganggu linearitas, integrator dapat berada 0.3 volt dari catu daya tanpa mengganggu linearitas, output integrator 4 V dapat

(7)

Resistor Integrator Resistor Integrator

Buffer amplifier dan integrator mempunyai tahapan output kelas A dengan Buffer amplifier dan integrator mempunyai tahapan output kelas A dengan arus 100 uA. Amplifier dan integrator memberikan arus 20uA yang tidak arus 100 uA. Amplifier dan integrator memberikan arus 20uA yang tidak linier. Resistor integrator sebaiknya mempunyai nilai yang besar untuk linier. Resistor integrator sebaiknya mempunyai nilai yang besar untuk menjaga daerah

menjaga daerah linier dari linier dari range tegangan inrange tegangan input. put. Untuk skalUntuk skala penuh a penuh 409.6409.6 mV, besarnya resistor integrator adalah 200 Kohm dan 20 Kohm untuk skala mV, besarnya resistor integrator adalah 200 Kohm dan 20 Kohm untuk skala 4.096 V. Untuk nilai yang lain, gunakan rumus :

4.096 V. Untuk nilai yang lain, gunakan rumus :

A A fu

fullllscascalele R R_INT_INT   20 20   Kapasitor integrator Kapasitor integrator

Kapasitor integrator sebaiknya dipilih agar bisa memberikan jangkauan Kapasitor integrator sebaiknya dipilih agar bisa memberikan jangkauan tegangan yang maksimum (mendekati 0.3 V dari tegangan catu daya). Untuk tegangan yang maksimum (mendekati 0.3 V dari tegangan catu daya). Untuk ICL7109 dengan catu daya

ICL7109 dengan catu daya



5 5 VV analog commonanalog common dihubungkan ke GND, dihubungkan ke GND, jangkauan

jangkauan output output integrator integrator yang noryang normal mal adalahadalah



3.5 sampai3.5 sampai



4 V. Untuk4 V. Untuk konversi 7 ½ per detik (frekuensi

konversi 7 ½ per detik (frekuensi clock clock 61.72 KHz) yang diberikan oleh 61.72 KHz) yang diberikan oleh kristal, harga nominal C

kristal, harga nominal CINTINT = 0.15 uF dan C = 0.15 uF dan CAZAZ = 0.33 uF. Untuk frekuensi = 0.33 uF. Untuk frekuensi

clock yang lain, gunakan rumus berikut ini : clock yang lain, gunakan rumus berikut ini :









sw swiing ng voltage voltage output output egrator egrator A A clock clock x

xpepeririododaa C C _I_INT_NT .. .. .. i intnt 20 20 .. 2048 2048 __  

Kapasitor Teflon dianjurkan digunakan sebagai kapasitor integrator karena Kapasitor Teflon dianjurkan digunakan sebagai kapasitor integrator karena hanya memberikan error 0.5 count saja

hanya memberikan error 0.5 count saja

Kapasitor Auto Zero Kapasitor Auto Zero

Ukuran dari kapasitor auto zero berpengaruh pada noise dari system : Ukuran dari kapasitor auto zero berpengaruh pada noise dari system : ukuran fisik yang lebih kecil dan hargfa yang lebih besar akan mengurangi ukuran fisik yang lebih kecil dan hargfa yang lebih besar akan mengurangi

(8)

noise dari system secara keseluruhan. C

noise dari system secara keseluruhan. CAZAZ tidak bisa dinaikkan tanpa batas, tidak bisa dinaikkan tanpa batas,

penempatan

penempatan yang yang paralel paralel dengan dengan kapasitor kapasitor integrator integrator membentukmembentuk timetime constant

constant R-C yang menentukan kecepatan recovery dari beban dan error yang R-C yang menentukan kecepatan recovery dari beban dan error yang terjadi pada akhi

terjadi pada akhir dari siklus auto zero. r dari siklus auto zero. Untuk skala Untuk skala penuh 409.6 mV penuh 409.6 mV dimanadimana noise sangat berperan dan resistor integrator kecil, harga dari C

noise sangat berperan dan resistor integrator kecil, harga dari CAZAZ harus dua harus dua

kali C

kali CINTINT agar tercapai keadaan optimum. Sedangkan pada skala penuh 4.096 agar tercapai keadaan optimum. Sedangkan pada skala penuh 4.096

V dimana recovery lebih pent

V dimana recovery lebih penting dari noise, harga Cing dari noise, harga CAZAZ = C = CINTINT..

Untuk membuang noise, bagian luar dari CAZ sebaiknya Untuk membuang noise, bagian luar dari CAZ sebaiknya dihubungkan dengan titik sambung dari R-C dan bagian dalam dengan pin 31. dihubungkan dengan titik sambung dari R-C dan bagian dalam dengan pin 31. Bagian luar dari C

Bagian luar dari C_INT_INT dihubungkan dengan sambungan R-C. Kapasitor Teflon dihubungkan dengan sambungan R-C. Kapasitor Teflon dianjurkan untuk suhu di atas 85

dianjurkan untuk suhu di atas 85ooCC

Kapasitor Referensi Kapasitor Referensi

Kapasitor 1 uF memberikan hasil yang memuaskan. Dalam beberapa Kapasitor 1 uF memberikan hasil yang memuaskan. Dalam beberapa hal dimana tegangan common mode referensi digunakan dan skala penuh hal dimana tegangan common mode referensi digunakan dan skala penuh 4096.5 mV digunakan, kapsitor yang lebih besar diperlukan untuk mencegah 4096.5 mV digunakan, kapsitor yang lebih besar diperlukan untuk mencegah error roll over. Biasanya 10 uF dapat mengurangi error roll over sampai 0.5 error roll over. Biasanya 10 uF dapat mengurangi error roll over sampai 0.5 hitungan. Kapasitor Teflon dianjurkan untuk suhu di atas 85

hitungan. Kapasitor Teflon dianjurkan untuk suhu di atas 85ooCC

Tegangan referensi Tegangan referensi

Input analog yang dibutuhkan untuk membuat output skala penuh Input analog yang dibutuhkan untuk membuat output skala penuh 4.096 hitungan adalah VIN = 2 Vref. Untuk skla normal, referensi 2.048 V 4.096 hitungan adalah VIN = 2 Vref. Untuk skla normal, referensi 2.048 V digunakan untuk skala penuh 4.096 V dan 204.8 mV digunakan untuk 0.4096 digunakan untuk skala penuh 4.096 V dan 204.8 mV digunakan untuk 0.4096 V. Dalam beberapa aplikasi dimana AD digunakan untuk membaca output V. Dalam beberapa aplikasi dimana AD digunakan untuk membaca output dari sensor, akan timbul skala faktor lain diantara tegangan output absolut dari sensor, akan timbul skala faktor lain diantara tegangan output absolut yang diukur dengan output digital yang diinginkan. Sebagai contoh, dalam yang diukur dengan output digital yang diinginkan. Sebagai contoh, dalam system timbangan, disainer menginginkan skala penuh pembacaan jika system timbangan, disainer menginginkan skala penuh pembacaan jika

(9)

tegangan sensor 0.682 V. Selain menurunkan input menjadi 409.6 mV, tegangan sensor 0.682 V. Selain menurunkan input menjadi 409.6 mV, tegangan input yang diukur harus mempunyai referensi 0.341 V. Nilai yang tegangan input yang diukur harus mempunyai referensi 0.341 V. Nilai yang sesuai untuk resistor integrator adalah 33 Kohm dan kapasitor integrator 0.15 sesuai untuk resistor integrator adalah 33 Kohm dan kapasitor integrator 0.15 uF. Hal ini akan menghindarkan pembaigan input. Keuntungan lain dari uF. Hal ini akan menghindarkan pembaigan input. Keuntungan lain dari system ini

system ini terjadi jika zero diterjadi jika zero digunakan untuk input ygunakan untuk input yang tidak 0 V.ang tidak 0 V.

Sumber referensi Sumber referensi

Kestabilan tegangan referensi adalah faktor utama dalam akurasi absolut Kestabilan tegangan referensi adalah faktor utama dalam akurasi absolut keselurahan dari konverter. Resolusi dari ICL7109 pada 12 bit adalah 1 / 4096 keselurahan dari konverter. Resolusi dari ICL7109 pada 12 bit adalah 1 / 4096 atau 244

atau 244 ppm, ppm, sehingga jika sehingga jika referensi mempunyai referensi mempunyai koefisien temperatur 80koefisien temperatur 80 ppm /

ppm / ooC, perbedaan temperatur 3C, perbedaan temperatur 3 ooC akan menyebabkan error absolut 1 bit.C akan menyebabkan error absolut 1 bit. Untuk alasan itulah, dianjurkan memakai referensi luar dengan kualitas yang Untuk alasan itulah, dianjurkan memakai referensi luar dengan kualitas yang sangat baik.

sangat baik.

ICL7109 menyediakan REF OUT (pin 29) yang dapat digunakan dengan ICL7109 menyediakan REF OUT (pin 29) yang dapat digunakan dengan bantuan ra

bantuan rangkaian ngkaian pembagi pembagi tegangan tegangan (resistor) (resistor) untuk untuk menghasilakn menghasilakn tegangantegangan referensi y

referensi yang sesuaiang sesuai. . Output ini Output ini akan menarik akan menarik 20 m20 mA A tanpa menggangutanpa menggangu tegangan. Tegangan output nominal 2.8 V di bawah V + dan mempunyai tegangan. Tegangan output nominal 2.8 V di bawah V + dan mempunyai koefisien temperatur 80 ppm /

koefisien temperatur 80 ppm / ooC. Jika menggunakan referensi onboard, REFC. Jika menggunakan referensi onboard, REF OUT (pin 29) sebaiknya dihubungkan ke REF

OUT (pin 29) sebaiknya dihubungkan ke REF – – (pin 39) dan REF+ (pin 39) dan REF+ dihubungkan ke keluaran potensiometer (multiturn) yang diletakkan antara dihubungkan ke keluaran potensiometer (multiturn) yang diletakkan antara REF OUT dan V+. Rangkaian untuk referensi 204.8 mV ditunjukkan pada REF OUT dan V+. Rangkaian untuk referensi 204.8 mV ditunjukkan pada gambar sebelumnya. Untuk referensi 2.048 mV, resistor dibuang dan gambar sebelumnya. Untuk referensi 2.048 mV, resistor dibuang dan multiturn 25 K dipasang antara

multiturn 25 K dipasang antara REF OUT dan V+.REF OUT dan V+.

Perhatian : jika pin 29 dan 39 dijadikan 1 dan pin 39 secara tidak sadar Perhatian : jika pin 29 dan 39 dijadikan 1 dan pin 39 secara tidak sadar terhubung ke pin 40, tegangan referensi menyebabkan arus yang masuk IC terhubung ke pin 40, tegangan referensi menyebabkan arus yang masuk IC dapat merusak IC, untuk itu dipasang resistor

(10)

Diskr

Diskripsi ipsi lengkaplengkap Bagian Digital Bagian Digital

Termasuk osilator clock dan rangkaian pen-skala, counter 12 bit Termasuk osilator clock dan rangkaian pen-skala, counter 12 bit dengan output latch dan driver 3 state output yang kompatibel dengan TTL, dengan output latch dan driver 3 state output yang kompatibel dengan TTL, polaritas, overange

polaritas, overange dan kodan kontrol ntrol logika., logika., logika handshake logika handshake UART sepUART seperti erti padapada gambar

gambar

Untuk konsumsi daya minimum, semua input harus berada pada Untuk konsumsi daya minimum, semua input harus berada pada tegangan 0 (LOW) dan V+ (HIGH). Input dari TTL sebaiknya mempunyai tegangan 0 (LOW) dan V+ (HIGH). Input dari TTL sebaiknya mempunyai resistor pull up 3

resistor pull up 3 – – 5 K agar tahan terhadap noise 5 K agar tahan terhadap noise

gambar 7.4. Bagian digital gambar 7.4. Bagian digital

Mode Input Mode Input

Mode Input digunakan untuk mengendalikan mode output dari Mode Input digunakan untuk mengendalikan mode output dari konverter. Jika pin MODE LOW atau dibiarkan terbuka (pin ini harus ada konverter. Jika pin MODE LOW atau dibiarkan terbuka (pin ini harus ada resistor pull down), konverter akan mempunyai mode output “DIRECT”. Jika resistor pull down), konverter akan mempunyai mode output “DIRECT”. Jika

(11)

MODE PULSE HIGH

MODE PULSE HIGH, konverter akan mempunyai mode handshake UART, konverter akan mempunyai mode handshake UART dan menghasilkan data 2 byte, kemudian kem

dan menghasilkan data 2 byte, kemudian kem bali bali ke ke mode mode “DIRECT”. “DIRECT”. JikaJika MODE dibiarkan HIGH, maka konverter akan mempunyai mode handshake MODE dibiarkan HIGH, maka konverter akan mempunyai mode handshake pada akhir dari setiap siklus konversi

pada akhir dari setiap siklus konversi

Status Output Status Output

Selama siklus konversi, output STATUS berubah menjadi HIGH pada awal Selama siklus konversi, output STATUS berubah menjadi HIGH pada awal SIGNAL INTEGRATE (fase 2) dan menjadi LOW 1 ½ periode clock setelah SIGNAL INTEGRATE (fase 2) dan menjadi LOW 1 ½ periode clock setelah data baru dari

data baru dari konversi disimpan di konversi disimpan di output latch. Lihatlah output latch. Lihatlah gambar 7.3, sinygambar 7.3, sinyalal ini digunakan sebagai tanda dari “data valid” (data tidak berubah selama ini digunakan sebagai tanda dari “data valid” (data tidak berubah selama STATUS LOW) untuk mengkatifkan inerupsi atau monitoring status dari STATUS LOW) untuk mengkatifkan inerupsi atau monitoring status dari konverter.

konverter.

Input

Input RUN/-HOLDRUN/-HOLD

Jika input RUN/-HOLD HIGH, atau dibiarkan terbuka, rangkaian akan terus Jika input RUN/-HOLD HIGH, atau dibiarkan terbuka, rangkaian akan terus melakukan siklus konversi, memperbarui

melakukan siklus konversi, memperbarui output latchoutput latch setelah setelah zero zero crossing crossing selama

selama deintegratedeintegrate siklus konversi (fase 3). Pada modeini siklus konversi siklus konversi (fase 3). Pada modeini siklus konversi dilakukan

dilakukan dalam dalam periode periode clock clock 8192.8192.

gambar 7.5 Operasi RUN/-HOLD gambar 7.5 Operasi RUN/-HOLD

(12)

Jika RUN/-HOLD LOW di setiap saat selama deintegrate (fase 3) Jika RUN/-HOLD LOW di setiap saat selama deintegrate (fase 3) setelah

setelah zero crossing zero crossing terjadi, rangkaian akan segera menghentikan deintegrate terjadi, rangkaian akan segera menghentikan deintegrate dan loncat ke auto zero. Fitur ini dapat menghilangkan waktu yang terbuang dan loncat ke auto zero. Fitur ini dapat menghilangkan waktu yang terbuang dalam deintegrate setalah zero crossing. Jika RUN/-HOLD tetap LOW, dalam deintegrate setalah zero crossing. Jika RUN/-HOLD tetap LOW, konverter akan meminimisasi waktu auto zero dan tetap menunggu sampai konverter akan meminimisasi waktu auto zero dan tetap menunggu sampai RUN/-HOLD menjadi HIGH. Konverter akan mulai

RUN/-HOLD menjadi HIGH. Konverter akan mulai integrateintegrate (fase 2) pada (fase 2) pada konversi berikutnya (output STATUS akan menjadi HIGH) 7 clock setelah konversi berikutnya (output STATUS akan menjadi HIGH) 7 clock setelah level

level HIGH HIGH dideteksi dideteksi pada pada RUN/-HOLD.RUN/-HOLD.

Menggunakan input RUN/-HOLD dalam kondisi ini akan Menggunakan input RUN/-HOLD dalam kondisi ini akan mempermudah

mempermudah interface interface “KONVERSI “KONVERSI SESUAI SESUAI PERMINTAAN”digunakan.PERMINTAAN”digunakan. Konverter mungkin akan diam dalam auto zero dengan RUN/-HOLD LOW. Konverter mungkin akan diam dalam auto zero dengan RUN/-HOLD LOW. Jika RUN/-HOLD menjadi HIGH, konversi dimulai dan jika -STATUS Jika RUN/-HOLD menjadi HIGH, konversi dimulai dan jika -STATUS menjadi LOW data baru menjadi valid. RUN/-HOLD dapat juga menjadi menjadi LOW data baru menjadi valid. RUN/-HOLD dapat juga menjadi LOW yang akan menghentikan

LOW yang akan menghentikan deintegratedeintegrate dan memastikan waktu auto zero dan memastikan waktu auto zero menjadi minimum sebelum konveri berikutnya.

menjadi minimum sebelum konveri berikutnya.

Alternatif lain, RUN/-HOLD dapat digunakan untuk meminimisasi Alternatif lain, RUN/-HOLD dapat digunakan untuk meminimisasi waktu

waktu konversi konversi dengan dengan menjadikan Lmenjadikan LOW OW selamaselama deintegratedeintegrate, setelah zero, setelah zero crossing dan menjadi HIGH setelah titik HOLD dicapai. Input RUN/-HOLD crossing dan menjadi HIGH setelah titik HOLD dicapai. Input RUN/-HOLD dapat dilakukan dengan menghubungkan ke output BUFFER OSCILLATOR. dapat dilakukan dengan menghubungkan ke output BUFFER OSCILLATOR. Pada mode ini, waktu konversi tergantung pada nilai input yang diukur.

Pada mode ini, waktu konversi tergantung pada nilai input yang diukur. Jika RUN/-HOLD menjadi LOW dan tetap LOW selama

Jika RUN/-HOLD menjadi LOW dan tetap LOW selama auto zeroauto zero (fase 1), (fase 1), konverter akan berhenti pada akhir dari auto zero dan menunggu konverter akan berhenti pada akhir dari auto zero dan menunggu RUN/-HOLD menjadi HIGH. Integrate (fase 2) akan mulai setelah 7 clock setelah HOLD menjadi HIGH. Integrate (fase 2) akan mulai setelah 7 clock setelah didteksi kondisi HIGH.

(13)

Direct Mode Direct Mode

Jika pin MODE dibiarkan LOW, output data akan dikendalikan oleh terminal Jika pin MODE dibiarkan LOW, output data akan dikendalikan oleh terminal input

input bytebyte dan dan chip enablechip enable. . Semua Semua input iinput ini ni semuanya semuanya aktif aktif LOW LOW dandan membutuhkan resistor pull up untuk memastikan keadaan tidak aktif, HIGH membutuhkan resistor pull up untuk memastikan keadaan tidak aktif, HIGH atau terbuka., Ketika

atau terbuka., Ketika chip enablechip enable LOW dan LOW dan byte enablebyte enable LOW, output byte LOW, output byte akan aktif

akan aktif dan data dan data dapat diambil sdapat diambil secara paralel. Inecara paralel. Input kontrol ini put kontrol ini bersifatbersifat asinkron terhadapa clock konverter, sehingga data dapat diambil setiap saat. asinkron terhadapa clock konverter, sehingga data dapat diambil setiap saat. Hal ini memungkinkan akses data selama data tersebut diperbarui. Hal ini memungkinkan akses data selama data tersebut diperbarui. Sinkronisasi dilakukan hanya dengan memonitor output STATSUS. Data Sinkronisasi dilakukan hanya dengan memonitor output STATSUS. Data tidak akan diperbarui selama STATUS LOW.

tidak akan diperbarui selama STATUS LOW.

Tabel 7.1 Waktu yang

Tabel 7.1 Waktu yang dibutuhkan dalam Dirdibutuhkan dalam Direct Modeect Mode

Diskripsi

Diskripsi Simbol Simbol Minimum Minimum Tipikal Tipikal Maksimum Maksimum UnitUnit Lebar

Lebar Byte Byte Enable Enable tBEA tBEA 350 350 220 220 - - msms Waktu Data Akses dari byte

Waktu Data Akses dari byte enable

enable

tDAB

tDAB - - 210 210 350 350 msms Waktu hold data dari byte

Waktu hold data dari byte enable

enable

TCHB -

TCHB - 150 150 300 300 msms Lebar

Lebar chipo chipo enable enable tCEA tCEA 400 400 260 260 - - msms Waktu Data Akses dari chip

Waktu Data Akses dari chip enable

enable

tDAC

tDAC - - 260 260 400 400 msms Waktu hold data dari chip

Waktu hold data dari chip enable

enable

tDHC -

tDHC - 240 240 400 400 msms

gambar 7.6. diagram waktu

(14)

Mode

Mode HandshakHandshakee

Mode ini merupakan alternatif interfacing dengan ICL7109 dengan sistem Mode ini merupakan alternatif interfacing dengan ICL7109 dengan sistem digital dimana ADC menjadi aktif dengan mengendalikan aliran data selain digital dimana ADC menjadi aktif dengan mengendalikan aliran data selain dengan

dengan chipchip dan dan byte enablebyte enable. Mode ini didisain tanpa memerlukan logika. Mode ini didisain tanpa memerlukan logika eksternal.

(15)

(16)

(17)

(18)

(19)

(20)

(21)

(22)

(23)

ICL DENGAN PPI

(24)

{ 1 0 0 A Cu 0 B Cl } { 1 0 0 A Cu 0 B Cl } { { 1 1 0 0 0 0 1 1 1 1 0 0 1 1 1 1 }} { PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 } { PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 } { { D7 D6 D5 D7 D6 D5 D4 D3 D2 D4 D3 D2 D1 D0 }D1 D0 } {

{ PA7 PA7 PA6 PA6 PA5 PA5 PA4 PA4 PA3 PA3 PA2 PA2 PA1 PA1 PA0 PA0 }} { X { X X X X STATUS D11 X STATUS D11 D10 D10 D9 D8 }D9 D8 } uses crt; uses crt; var var status,dataL,dataH : word; status,dataL,dataH : word; data

data : : word;word; volt

volt : : real;real; begin begin clrscr; clrscr; {1 0 0 A Cu 0 B Cl} {1 0 0 A Cu 0 B Cl} {1 0 {1 0 0 0 1 1 1 1 0 0 1 1 1}1} port[$303]:=$9b; port[$303]:=$9b;

(25)

repeat repeat

status := port[$301]; status := port[$301]; status := status and 2; status := status and 2; until status = 2; until status = 2; dataL := port[$302]; dataL := port[$302]; dataH := port[$300]; dataH := port[$300]; dataH := dataH and 15; dataH := dataH and 15; dataH := dataH shl 8; dataH := dataH shl 8; data

data := := dataH dataH + + dataL;dataL;

gotoxy(10,10);write(' '); gotoxy(10,10);write(' '); gotoxy(10,12);write(' '); gotoxy(10,12);write(' '); gotoxy(10,14);write(' '); gotoxy(10,14);write(' '); gotoxy(10,16);write(' '); gotoxy(10,16);write(' '); delay(10); delay(10); gotoxy(10,10);write('LOW

gotoxy(10,10);write('LOW BYTE BYTE : : ',dataL);',dataL); gotoxy(10,12);write('HIGH BYTE : ',dataH); gotoxy(10,12);write('HIGH BYTE : ',dataH); gotoxy(10,14);write('12

gotoxy(10,14);write('12 BIT BIT : : ',data);',data); volt := (data * 0.61) /1000;

volt := (data * 0.61) /1000; gotoxy(10,16);write('INPUT

gotoxy(10,16);write('INPUT : : ',volt:4:3);',volt:4:3); delay(10); delay(10); until keypressed; until keypressed; end. end.