Ústav radioelektroniky. 14. listopadu 2007

(1)

´

Ustav radioelektroniky Vysok´e uˇcen´ı technick´e v Brnˇe

Zpracov´

an´ı analogov´

ych sign´

al˚

u

Programov´

an´ı mikrokontroler˚

u

Mikroprocesorov´a technika, pˇredn´aˇska ˇc. 7

Ing. Fr´yza Tom´aˇs, Ph.D.

(2)

Obsah pˇ

redn´

aˇ

sky

Komunikace mezi LCD displejem a mikrokontrol´erem

Zpracován´ı analogových signál˚u

A/D pˇrevodn´ık Analogov´y kompar´ator

V´yvoj aplikac´ı pro mikrokontrol´ery

Zp˚usoby programov´an´ı mikrokontrol´er˚u

Paraleln´ı programov´an´ı

Programov´an´ı pomoc´ı JTAG

ISP programov´an´ı Zdroje informac´ı

(3)

Obsah pˇ

redn´

aˇ

sky

Paraleln´ı programován´ı Programován´ı pomoc´ı JTAG ISP programován´ı

Zdroje informac´ı

(4)

Znakov´

e LCD displeje

I Zobraziteln´a plocha obsahuje bˇeˇznˇe od8×1do40×4znak˚u, bez nebo s podsv´ıcen´ım (nejˇcastˇeji ˇzluto-zelen´e).

I Vˇetˇsina LCD displej˚u obsahuje ˇr´ıdic´ı obvod HD44780 firmy Hitachi (pˇr´ıp. jeho deriv´at); prostˇrednictv´ım tohoto obvodu je moˇzn´e komunikovat s displejem. Tento ˇradiˇc obsahuje

znakovou sadu, instrukce pro ovl´ad´an´ı.

I Komunikace prob´ıhá pomoc´ı 8 datových signál˚u

(DB0−DB7) a je ˇr´ızena 3 ˇr´ıdic´ımi sign´aly (RS,R/W aE)

I RS- Identifikuje instrukci nebo data,

I R/W - Volba ˇcten´ı nebo z´apisu (z pohledu MCU),

I E - Povolovac´ı sign´al.

(5)

Datov´

a komunikace mezi LCD a MCU

I Existuj´ı dva základn´ı zp˚usoby datové komunikace mezi LCD a MCU, vyuˇz´ıvaj´ıc´ı plný (8) nebo redukovaný (4) poˇcet

datov´ych sign´al˚u.

I 8bitov´a komunikace vyˇzaduje 8 + 3 I/O pin˚u mikrokontrol´er˚u.

I 4bitov´a komunikace: 4 + 3 = 7 I/O pin˚u

I U LCD se vyuˇz´ıv´a horn´ı polovina datov´ych pin˚u DB7 aˇz DB4,

I Rozdˇelen´ı datov´eho slova do dvou nibl˚u; nejprve se vyˇsle horn´ı,

n´aslednˇe doln´ı nibl.

(6)

Datov´

a komunikace mezi LCD a MCU

I V´yznam ˇr´ıdic´ıch sign´al˚u

I RS= 0: pˇren´aˇs´ı se instrukce (napˇr. pro smaz´an´ı obsahu

displeje),RS= 1: data (napˇr. text k zobrazen´ı).

I R/W = 0: z´apis dat/instrukc´ı do LCD,R/W = 1: ˇcten´ı z

LCD.

I Kladn´y pulz povolovac´ıho sign´aluE startuje komunikaci mezi

zaˇr´ızen´ımi.

I Znaky jsou zobrazov´any jako matice5×8 (vˇetˇsina znak˚u je menˇs´ıch); jsou v LCD uloˇzeny ve vnitˇrn´ı pamˇeti RAM.

I Znaky adresovan´e 16-31(0x10-0x1f) a128-159

(0x80-0x9f) nelze zobrazit (odpov´ıdaj´ı ˇr´ıdic´ım znak˚um z ASCII tabulky).

I Data, kter´a chceme zobrazit, jsou v LCD uloˇzena v pamˇeti s

oznaˇcen´ım DDRAM (Display Data RAM).

I Je moˇzn´e definovat aˇz 8 uˇzivatelsk´ych znak˚u (adresa0aˇz7).

Ty jsou uloˇzeny v pamˇeti s oznaˇcen´ım CGRAM (Character

(7)

(8)

Instrukˇ

cn´ı sada ˇ

radiˇ

ce HD44780

Tabulka:Nˇekter´e pˇr´ıkazy HD44780 pro komunikaci s LCD displejem

RS R/W DB7 :DB0 Popis instrukce 0 0 0000 0001 Smaz´an´ı displeje

0 0 0000 001x N´avrat kurzoru na pozici (0,0)

0 0 0000 01IS Nastaven´ı posuvu kurzoru. I: inkrementace pozice kurzoru.S: posuv displeje.

0 0 0000 1DCB Zapnut´ı displeje/kurzoru.D: zapnut´ı displeje.C: zo-brazen´ı kurzoru.B: blik´an´ı kurzoru.

0 0 001L NFxx Nastaven´ı rozliˇsen´ı. L=1(0): nastaven´ı 8(4)bitov´e komunikace. N=1(0): dva(jeden) ˇr´adky displeje. F=1(0): velikost fontu5×10(5×7).

0 0 01 cgram Nastaven´ı adresy CGRAM segmentu. 0 0 1 ddram Nastaven´ı adresy DDRAM segmentu. 1 0 data Z´apis dat do pamˇeti CGRAM nebo DDRAM. 1 1 data Cten´ı dat z pamˇˇ eti CGRAM nebo DDRAM.

(9)

Obsah pˇ

redn´

aˇ

sky

Zdroje informac´ı

(10)

AD pˇ

revod

I MCU umoˇzˇnuje zpracovávat analogové signály pomoc´ı A/D pˇrevodn´ıku a komparátoru.

I A/D pˇrevodn´ık (Analog to Digital Converter) pˇrevád´ı velikost analogového vstupn´ıho napˇet´ı na nbitovou digitáln´ı hodnotu. I ATmega16: 8kanálový pˇrevodn´ık – piny PA0 aˇz PA7.

I Vstupn´ı úroveˇn je brána bud’ v˚uˇci zemiGN D, pˇr´ıpadnˇe lze pˇrevádˇet diferenˇcn´ı hodnotu dvou vstupn´ıch kanál˚u a to vˇcetnˇe nastavitelného zes´ılen´ı.

I Minim´aln´ı hodnota:0V. Maxim´aln´ı hodnota: napˇet´ı referenˇcn´ıho napˇet´ıVREF.

I Z d˚uvodu niˇzˇs´ıho odbˇeru je AD pˇrevodn´ık defaultnˇe vypnut. Pro pouˇzit´ı je tedy nutn´e ho povolit.

I ATmega16: V´ysledek AD pˇrevodu je reprezentov´an 10 bity v

datových registrech ADCH aADCL ve formˇe dvojkového doplˇnku, protoˇze výsledek m˚uˇze být záporný?!

(11)

AD pˇ

revod

I Pˇri ˇcten´ı pˇrevedené hodnoty z registr˚u je po pˇreˇcten´ı hodnoty z ADCL zakázán zápis do obou datových registr˚u (do doby neˇz je pˇreˇctena také hodnota zADCH).

I A/D pˇrevodn´ık m˚uˇze pracovat z nˇekolika reˇzimech

I Jednoduch´y pˇrevod (Single Conversion). Pˇrevede se jen jeden

vzorek, pot´e je pˇrevod zastaven,

I Automatické spouˇstˇen´ı (Auto Triggering). Speciáln´ı událost

(extern´ı pˇreruˇsen´ı, zmˇena kompar´atoru, pˇreteˇcen´ı, komparace

ˇ

c´ıtaˇce/ˇcasovaˇce,. . .) m˚uˇze zah´ajit AD pˇrevod. Pˇrevod je

zahájen nábˇeˇznou hranou vybraného signálu; pokud pˇrijde nová

nábˇeˇzná hrana a pˇrevod nen´ı dokonˇcen, pak je ignorována.

Umoˇzˇnuje zah´ajen´ı pˇrevodu v konstantn´ıch intervalech,

I Volný bˇeh (Free Running). Pˇrevod je provádˇen neustále.

I Po dokonˇcen´ı AD pˇrevodu je výsledek zapsán do datových registr˚u AD pˇrevodn´ıku, tj. doADCH:L. Je moˇzné generovat pˇreruˇsen´ı.

(12)

ˇ

Casov´

an´ı A/D pˇ

revodn´ıku

I A/D pˇrevodn´ık potˇrebuje pro 10bitový pˇrevod hodinový signál

o frekvenci od50kHzdo200kHz

I _{R´ıdic´ı frekvence m˚}ˇ _uˇ_{ze b´}_{yt vˇ}_{etˇs´ı, pokud je postaˇ}_{cuj´ıc´ı niˇ}_zˇs´ı

rozliˇsen´ı neˇz 10bitov´e,

I A/D pˇrevodn´ık obsahuje pˇreddˇeliˇcku (2,4,8,16,32,64,128) ke

generován´ı vhodné frekvence, odvozené odfCP U.

I Doba dokonˇcen´ı AD pˇrevodu závis´ı na zvoleném reˇzimu, pˇriˇcemˇz pˇrevod prvn´ı hodnoty trvá déle neˇz vˇsechny následuj´ıc´ı. Celková doba pˇrevodu se skládá z doby navzorkován´ı a samotného pˇrevodu

I Navzorkov´an´ı prvn´ıho vzorku vstupn´ıho sign´alu (sample &

hold) trv´a13,5 AD cykl˚u, ostatn´ıch jen1,5 AD cykl˚u.

I Dokonˇcen´ı prvn´ıho pˇrevodu vˇcetnˇe inicializace analogov´ych

obvod˚u trv´a25hodinov´ych cykl˚u AD pˇrevodn´ıku; vˇsechny

ostatn´ı pak jen13(pˇrifADC = 50kHz⇒3,8kSP S,

(13)

Doba trv´

an´ı AD pˇ

revodu

209 ATmega16(L)

2466M–AVR–04/06

setting the ADEN bit in ADCSRA. The prescaler keeps running for as long as the ADEN bit is set, and is continuously reset when ADEN is low.

When initiating a single ended conversion by setting the ADSC bit in ADCSRA, the con-version starts at the following rising edge of the ADC clock cycle. See “Differential Gain Channels” on page 211 for details on differential conversion timing.

A normal conversion takes 13 ADC clock cycles. The first conversion after the ADC is switched on (ADEN in ADCSRA is set) takes 25 ADC clock cycles in order to initialize the analog circuitry.

The actual sample-and-hold takes place 1.5 ADC clock cycles after the start of a normal conversion and 13.5 ADC clock cycles after the start of a first conversion. When a con-version is complete, the result is written to the ADC Data Registers, and ADIF is set. In single conversion mode, ADSC is cleared simultaneously. The software may then set ADSC again, and a new conversion will be initiated on the first rising ADC clock edge. When Auto Triggering is used, the prescaler is reset when the trigger event occurs. This assures a fixed delay from the trigger event to the start of conversion. In this mode, the sample-and-hold takes place 2 ADC clock cycles after the rising edge on the trigger source signal. Three additional CPU clock cycles are used for synchronization logic. When using Differential mode, along with Auto triggering from a source other than the ADC Conversion Complete, each conversion will require 25 ADC clocks. This is because the ADC must be disabled and re-enabled after every conversion.

In Free Running mode, a new conversion will be started immediately after the conver-sion completes, while ADSC remains high. For a summary of converconver-sion times, see Table 81.

Figure 101. ADC Timing Diagram, First Conversion (Single Conversion Mode)

MSB of Result LSB of Result ADC Clock

ADSC

Sample & Hold ADIF ADCH ADCL Cycle Number ADEN 1 2 12 13 14 15 16 17 18 19 20 21 22 23 24 25 1 2 First Conversion NextConversion

3

MUX and REFS

Update MUX and REFS

Update Conversion

Complete

210 ATmega16(L)

2466M–AVR–04/06

Figure 102. ADC Timing Diagram, Single Conversion

Figure 103. ADC Timing Diagram, Auto Triggered Conversion

Figure 104. ADC Timing Diagram, Free Running Conversion

1 2 3 4 5 6 7 8 9 10 11 12 13 MSB of Result LSB of Result ADC Clock ADSC ADIF ADCH ADCL Cycle Number 1 2

One Conversion Next Conversion

3

Sample & Hold MUX and REFS Update

Conversion

Complete MUX and REFS Update 1 2 3 4 5 6 7 8 9 10 11 12 13 MSB of Result LSB of Result ADC Clock Trigger Source ADIF ADCH ADCL Cycle Number 1 2

One Conversion Next Conversion

Conversion Complete Prescaler Reset ADATE Prescaler Reset Sample & Hold

MUX and REFS Update 11 12 13 MSB of Result LSB of Result ADC Clock ADSC ADIF ADCH ADCL Cycle Number 1 2 One Conversion Next Conversion

3 4

Conversion Complete

Sample & Hold MUX and REFS Update

(14)

Vyj´

adˇ

ren´ı v´

ysledku AD pˇ

revodu

I nbitový jednoduchý AD pˇrevod konvertuje vstupn´ı napˇet´ı lineálnˇe meziGN D aVREF v2n kroc´ıch (tj. 0aˇz 2n−1).

I Jednoduch´y pˇrevod:ADCH :L= VIN

VREF ·2

n₋₁

I VIN: napˇet´ı na zvolen´em vstupn´ım pinu,

I VREF: zvolen´e referenˇcn´ı napˇet´ı.

I Diferenˇcn´ı pˇrevod:

ADCH :L= VP OS−VN EG

VREF ·(2

n−1₋₁₎_·_GAIN

I VP OS: napˇet´ı na neinvertuj´ıc´ım vstupn´ım pinu,

I VN EG: napˇet´ı na invertuj´ıc´ım vstupn´ım pinu,

I GAIN: zvolen´e zes´ılen´ı,

(15)

V´

ybˇ

er sign´

al˚

u pro AD pˇ

revod

I Lze vybrat r˚uzn´e vstupn´ı a referenˇcn´ı sign´aly pro pˇrevod. I Volby referenˇcn´ıho napˇet´ı

I Extern´ı napˇet´ı na pinu AREF,

I Uroveˇ´ n nap´ajec´ıho napˇet´ı,

I Vnitˇrn´ı zdroj reference 2,56V.

I Volby vstupn´ıch kan´al˚u

I Individu´aln´ı vstupy na pinech PA7:0 (ADC7:0),

I Nˇekteré pˇredvolené kombinace dvou vstupn´ıch kanál˚u se

zes´ılen´ım1×,10×,100×nebo200×.

Pˇr´ıklad

Jakou hodnotu obsahuje registrov´y p´ar ADCH:L, byl-li nastaven

diferenˇcn´ı pˇrevod vstup˚u ADC3 = 300mV a ADC2 = 500mV,

(16)

Pˇ

r´ıklad uˇ

zit´ı AD pˇ

revodu

ˇ

Reˇsen´ı

I ADCH :L= Vpos−Vneg

Vref ·(2 n−1₋₁₎_·_GAIN I ADCH :L= 0,30₂−_,₅₆0,50·511·10 =−399 = 0x0271 I ADCH = 0x02 I ADCL= 0x71 Pˇr´ıklad

Navrhnˇete obvodové zapojen´ı aplikace, kontroluj´ıc´ı úroveˇn vstupn´ıho signálu a jej´ı následnou signalizaci pomoc´ı LED diod. Nakreslete vývojový diagram této aplikace.

(17)

Pˇ

r´ıklad uˇ

zit´ı AD pˇ

revodu

I Aplikace kontroluje ´uroveˇn napˇet´ı na pinu PA7 (ADC7) a signalizuje ji pomoc´ı trojice LED diod

I LED1: VIN ∈ h2; 3iV,

I LED2: VIN <2V,

I LED3: VIN >3V.

I Podm´ınky v jazyce C

I if(ADCW<(2/5*1023)) LED2 on;

I if(ADCW>(3/5*1023)) LED3 on;

I . . .

I Promˇenn´aADCW obsahuje celou

(18)

Blokov´

e sch´

ema A/D pˇ

revodn´ıku

206 ATmega16(L)

2466M–AVR–04/06

Figure 98. Analog to Digital Converter Block Schematic

Operation The ADC converts an analog input voltage to a 10-bit digital value through successive approximation. The minimum value represents GND and the maximum value represents the voltage on the AREF pin minus 1 LSB. Optionally, AVCC or an internal 2.56V refer-ence voltage may be connected to the AREF pin by writing to the REFSn bits in the ADMUX Register. The internal voltage reference may thus be decoupled by an external capacitor at the AREF pin to improve noise immunity.

The analog input channel and differential gain are selected by writing to the MUX bits in ADMUX. Any of the ADC input pins, as well as GND and a fixed bandgap voltage refer-ence, can be selected as single ended inputs to the ADC. A selection of ADC input pins can be selected as positive and negative inputs to the differential gain amplifier. If differential channels are selected, the differential gain stage amplifies the voltage dif-ference between the selected input channel pair by the selected gain factor. This

ADC CONVERSION COMPLETE IRQ

8-BIT DATA BUS

15 0

ADC MULTIPLEXER

SELECT (ADMUX) ADC CTRL. & STATUSREGISTER (ADCSRA) ADC DATA REGISTER(ADCH/ADCL)

MUX2 ADIE ADATE ADSC ADEN ADIF ADIF

MUX1 MUX0 ADPS2 ADPS1 ADPS0

MUX3

CONVERSION LOGIC

10-BIT DAC

+ -SAMPLE & HOLD COMPARATOR INTERNAL 2.56V REFERENCE MUX DECODER MUX4 AVCC ADC7 ADC6 ADC5 ADC4 ADC3 ADC2 ADC1 ADC0 REFS0 REFS1 ADLAR + -CHANNEL SELECTION GAIN SELECTION ADC[9:0] ADC MULTIPLEXER OUTPUT GAIN AMPLIFIER AREF BANDGAP REFERENCE PRESCALER

SINGLE ENDED / DIFFERENTIAL SELECTION GND POS. INPUT MUX NEG. INPUT MUX TRIGGER SELECT ADTS[2:0] INTERRUPT FLAGS START

(19)

Analogov´

y kompar´

ator

I Analogový komparátor porovnává neinvertovaný vstup AIN0 s

invertovan´ym AIN1 (u ATmega16 piny PB2, PB3).

I Pokud je úroveˇn napˇet´ı AIN0>AIN1, výstup komparátoru

ACO=1 (Analog Comparator Output). Synchronizace v´ystupu

kompar´atoru a ACObitu trv´a 1−2cykly.

I M˚uˇze být generováno pˇreruˇsen´ı pˇri pˇreklopen´ı komparátoru z 1→0,0→1, nebo pˇri libovolné zmˇenˇe.

202 ATmega16(L)

2466M–AVR–04/06 Analog Comparator The Analog Comparator compares the input values on the positive pin AIN0 and nega-tive pin AIN1. When the voltage on the posinega-tive pin AIN0 is higher than the voltage on the negative pin AIN1, the Analog Comparator Output, ACO, is set. The comparator’s output can be set to trigger the Timer/Counter1 Input Capture function. In addition, the comparator can trigger a separate interrupt, exclusive to the Analog Comparator. The user can select Interrupt triggering on comparator output rise, fall or toggle. A block dia-gram of the comparator and its surrounding logic is shown in Figure 97.

Figure 97. Analog Comparator Block Diagram(2)

Notes: 1. See Table 80 on page 204.

2. Refer to Figure 1 on page 2 and Table 25 on page 58 for Analog Comparator pin placement.

Special Function IO Register – SFIOR

• Bit 3 – ACME: Analog Comparator Multiplexer Enable

When this bit is written logic one and the ADC is switched off (ADEN in ADCSRA is zero), the ADC multiplexer selects the negative input to the Analog Comparator. When this bit is written logic zero, AIN1 is applied to the negative input of the Analog Compar-ator. For a detailed description of this bit, see “Analog Comparator Multiplexed Input” on page 204. ACBG BANDGAP REFERENCE ADC MULTIPLEXER OUTPUT ACME ADEN (1) Bit 7 6 5 4 3 2 1 0

ADTS2 ADTS1 ADTS0 – ACME PUD PSR2 PSR10 SFIOR

Read/Write R/W R/W R/W R R/W R/W R/W R/W Initial Value 0 0 0 0 0 0 0 0

(20)

Komparovan´

e sign´

aly

I Analogový komparátor umoˇzˇnuje kromˇe porovnáván´ı dvou vstupn´ıch signál˚u z pin˚u PB2 (AIN0) a PB3 (AIN1) jeˇstˇe dalˇs´ı moˇznosti.

I Neinvertovan´y vstup

I Extern´ı sign´al z pinu PB2,

I Vnitˇrn´ı zdroj napˇet’ov´e ´urovnˇe 1,23V.

I Invertovan´y vstup

I Extern´ı sign´al z pinu PB3,

I Libovolný vstupn´ı kanál A/D pˇrevodn´ıku, tj. signál z pinu

PA7:0 (ADC7:0). Konkr´etn´ı vstup nastavuje multiplexer A/D

pˇrevodn´ıku.

Pˇr´ıklad

Navrhnˇete obvodové zapojen´ı aplikace, kontroluj´ıc´ı napˇet´ı na napájec´ı baterii. Pokles necht’ je signalizován blikaj´ıc´ı LED diodou. Nakreslete vývojový diagram této aplikace.

(21)

Pˇ

r´ıklad uˇ

zit´ı analogov´

eho kompar´

atoru

I Monitorován´ı stavu napájec´ı baterie pomoc´ı komparátoru. I Jestliˇze AIN1>AIN0, výstup

komparátoru = 0, LED1 bliká. I Nastaven´ı odporových dˇeliˇc˚u

I AIN1 = _R₃₊R3_R₁·5V, AIN1 = 38 38+47·5V = 2,2V, I AIN0 = _R₄₊R4_R₂·VBAT, AIN0 = ₁₅₊₂₆15 ·VBAT, ⇒VBAT = 6V. I Obsluha pˇreruˇsen´ı ANA COMP vect

I Vypnut´ı kompar´atoru,

I Zah´ajen´ı blik´an´ı LED diody

(22)

Obsah pˇ

redn´

aˇ

sky

Zdroje informac´ı

(23)

V´

yvoj aplikac´ı pro mikrokontrol´

ery

Obr´azek:Pˇreklad

zdrojov´eho k´odu z jazyka C

I Pˇrevod zdrojového kódu z jazyka symbolických adres do strojového jazyka konkrétn´ıho MCU je vˇzdy jednoznaˇcný.

I Pˇrekladaˇc z jazyka C hledá v kódu známé posloupnosti a ty nahrazuje sekvenc´ı instrukc´ı

⇒ r˚uzné pˇrekladaˇce mohou stejný kód pˇreloˇzit odliˇsnˇe.

I Efektivita pˇreloˇzeného kódu závis´ı na kvalitˇe (optimalizaci) pˇrekladaˇce.

I Nekter´e pˇrekladaˇce jazyka C pro

mikrokontrol´ery AVR

I GCC, avr-libc

(http://winavr.sourceforge.net/),

I CodeVisionAVR

(24)

Pˇ

rekladaˇ

ce jazyka C pro AVR

I Pˇrestoˇze kód v jazyce C je pˇrenosný mezi zaˇr´ızen´ımi (platformami), kaˇzdý pˇrekladaˇc m˚uˇze obsahovat speciáln´ı zp˚usob syntaxe.

I K´od urˇcen´y pro GCC tak nep˚ujde pˇreloˇzit pomoc´ı CodeVisionAVR, apod.

Tabulka:Nˇekter´e rozd´ıly v syntaxi mezi pˇrekladaˇci

Operace GCC, avr-libc CodeVisionAVR

Obsluha pˇreruˇsen´ı ISR(INT0 vect) interrupt [EXT INT0] void ext int0 isr(void) Testov´an´ı bitu/pinu bit is set(reg,bit) reg.bit==1

bit is clear(reg,bit) reg.bit==0 Cyklus s testov´an´ım loop until bit is set(reg,bit) while(reg.bit==1)

loop until bit is clear(reg,bit) while(reg.bit==0) Vloˇzen´ı instrukce asm("sei") ; #asm("sei") ; Pˇriˇrazen´ı hodnoty PORTB = 0x0f ; PORTB = 0x0f ;

(25)

V´

yvoj aplikac´ı, simul´

atory

I Postup pˇri vývoji aplikac´ı: vytvoˇren´ı zdrojového kódu aplikace a jej´ı odladˇen´ı v simulátoru, pˇr´ıp. emulátoru; hardwarovou ˇcást je vhodné vyzkouˇset na vývojové desce.

I Simul´ator

I Simulace chován´ı mikrokontroléru na odliˇsném zaˇr´ızen´ı (typ.

PC),

I Simulátor mus´ı obsahovat pˇrevod zdrojového kódu do

strojového jazyka poˇzadovaného mikrokontroléru,

I Spouˇstˇec´ı a lad´ıc´ı programy: krokov´an´ı programu, breakpointy,

. . .,

I Omezen´e moˇznosti simulace okoln´ıho prostˇred´ı (tlaˇc´ıtka,

pˇreruˇsen´ı,. . .),

I Nepracuje v reálném ˇcase: je moˇzné z´ıskat informaci o dobˇe

(26)

V´

yvoj aplikac´ı, emul´

ator

I Emul´ator

I Propojen´ı PC + emulaˇcn´ı koncovka s c´ılov´ym

mikrokontrol´erem,

I Obsluˇzný software (na PC) obsahuje stejné náleˇzitosti jako u

simulátoru + odliˇsné spouˇstˇec´ı a lad´ıc´ı nástroje,

I Umoˇzˇnuje monitorován´ı c´ılového mikrokontroléru bˇehem ladˇen´ı

(obsah registr˚u, z´asobn´ıku,. . .),

I Je moˇzn´e plnˇe odladit novou aplikaci vˇcetnˇe napˇr. vazby na

okol´ı,

(27)

V´

yvoj aplikac´ı, v´

yvojov´

e desky

I V´yvojov´a deska

I Hardwarov´e zaˇr´ızen´ı umoˇzˇnuj´ıc´ı odladˇen´ı aplikace vˇcetnˇe

pˇripojen´ı z´akladn´ıch periferi´ı (LED, tlaˇc´ıtka, LCD, rel´e,. . .),

I M˚uˇze obsahovat patice pro odliˇsné mikrokontroléry, pájivé

pole,. . .,

I V závislosti na aplikaci, nen´ı potˇreba vytváˇret fináln´ı zapojen´ı

pˇred odladˇen´ım.

I Univerzáln´ı deska usnadˇnuje/urychluje vývoj nové aplikace.

I Vývojová prostˇred´ı zpravidla sdruˇzuj´ı editaˇcn´ı, pˇrekládac´ı, lad´ıc´ı, programovac´ı nástroje do jednoho celku

I AVR Studio (http://www.atmel.com/dyn/products/

tools_card.asp?tool_id=2725),

I CodeVisionAVR (http://www.hpinfotech.ro/),

I ImageCraft (http://www.imagecraft.com/),

I IAR Embedded Workbench (http://www.iar.com/),

(28)

Obsah pˇ

redn´

aˇ

sky

Paraleln´ı programov´an´ı

Programov´an´ı pomoc´ı JTAG

ISP programov´an´ı

Zdroje informac´ı

(29)

Zp˚

usoby programov´

an´ı mikrokontrol´

er˚

u

I Programován´ı, nebo tzv. download mikrokontrolér˚u znamená nakop´ırován´ı vytvoˇrené aplikace (nejˇcastˇeji ve formátu Intel

HEX) do programov´e pamˇeti (Flash) mikrokontrol´eru.

(Programátory umoˇzˇnuj´ı také naˇcten´ı, verifikaci a smazán´ı pamˇeti.)

I Z´akladn´ı zp˚usoby downloadu

I Paraleln´ı programov´an´ı,

I Rozhran´ı JTAG (umoˇzˇnuje tak´e ladˇen´ı aplikace v c´ılov´em

MCU),

I Sériové programován´ı (ISP In-System Programming) pomoc´ı

SPI rozhran´ı.

I Paraleln´ı programov´an´ı

I Nutn´y vˇetˇs´ı poˇcet vodiˇc˚u. Zpravidla pomoc´ı extern´ıho

programátoru - vyjmut´ı mikrokontroléru ze systému, coˇz je

komplikované, krkolomné, nˇekdy nemoˇzné,

(30)

Paraleln´ı programov´

an´ı

I Paraleln´ı programován´ı umoˇzˇnuje zápis a verifikaci obsahu Flash, EEPROM, SRAM, pamˇet’ových zámkových bit˚u,

programovateln´ych propojek.

I Vyuˇz´ıv´a vyˇsˇs´ıho programovac´ıho napˇet´ı+12V.

Obr´azek:Paraleln´ı

programov´an´ı ATmega16

Tabulka:V´yznam vodiˇc˚u

Oznaˇcen´ı Popis funkce RDY /BSY 0: busy, 1: ready OE V´ystup povolen W R Z´apis dat

BS1 V´ybˇer bytu 1. 0: LSB, 1: MSB XA0 V´ybˇer akce 0

XA1 V´ybˇer akce 1

P AGEL Výbˇer pamˇet’ové stránky BS2 Výbˇer bytu 2. 0: LSB, 1: druhý

MSB

(31)

Paraleln´ı programov´

an´ı, programovateln´

e propojky

273 ATmega16(L)

2466M–AVR–04/06

Programming the Fuse High Bits

The algorithm for programming the Fuse high bits is as follows (refer to “Programming the Flash” on page 269 for details on Command and Data loading):

1. A: Load Command “0100 0000”.

2. C: Load Data Low Byte. Bit n = “0” programs and bit n = “1” erases the Fuse bit.

3. Set BS1 to “1” and BS2 to “0”. This selects high data byte.

4. Give WR a negative pulse and wait for RDY/BSY to go high.

5. Set BS1 to “0”. This selects low data byte.

Figure 131. Programming the Fuses

Programming the Lock Bits The algorithm for programming the Lock bits is as follows (refer to “Programming the Flash” on page 269 for details on Command and Data loading):

1. A: Load Command “0010 0000”.

2. C: Load Data Low Byte. Bit n = “0” programs the Lock bit.

3. Give WR a negative pulse and wait for RDY/BSY to go high.

The Lock bits can only be cleared by executing Chip Erase.

Reading the Fuse and Lock Bits

The algorithm for reading the Fuse and Lock bits is as follows (refer to “Programming the Flash” on page 269 for details on Command loading):

1. A: Load Command “0000 0100”.

2. Set OE to “0”, BS2 to “0” and BS1 to “0”. The status of the Fuse Low bits can

now be read at DATA (“0” means programmed).

3. Set OE to “0”, BS2 to “1” and BS1 to “1”. The status of the Fuse High bits can

now be read at DATA (“0” means programmed).

4. Set OE to “0”, BS2 to “0” and BS1 to “1”. The status of the Lock bits can now be

read at DATA (“0” means programmed).

5. Set OE to “1”. RDY/BSY WR OE RESET +12V PAGEL $40 DATA DATA XX XA1 XA0 BS1 XTAL1 A C $40 DATA XX A C

Write Fuse Low byte Write Fuse high byte

BS2

Obr´azek:Z´apis niˇzˇs´ıho bytu propojek

I DAT A: Pˇr´ıkaz pro z´apis do

propojek: 0b0100 0000.

I XA1 : 0 = 10: Naˇcten´ı pˇr´ıkazu. I BS2 : 1 = 00: V´ybˇer niˇzˇs´ıho

bytu.

I DAT A: Zapisovan´y niˇzˇs´ı byte

propojek.

I W R: Negativn´ı pulz pro z´apis.

I RDY /BSY: Pˇri high opˇet

pˇripraven komunikovat.

I XT AL1: Hodinov´e pulzy ˇr´ıd´ı

(32)

Programov´

an´ı pomoc´ı JTAG rozhran´ı

I Programov´an´ı pomoc´ı rozhran´ı JTAG

I Rozhran´ı JTAG (standard IEEE 1149.1) umoˇzˇnuje komunikovat

s mikrokontrol´erem bˇehem ladˇen´ı. Je tak moˇzn´e skenovat

vˇsechny vnitˇrn´ı perif´erie, zjiˇst’ovat/mˇenit obsah registr˚u, apod.,

I V´ykon programu lze krokovat (tj. spouˇstˇet a zastavovat) pˇr´ımo

na ˇcipu,

(33)

S´

eriov´

e programov´

an´ı v syst´

emu

Obrázek:Sériové

programov´an´ı

I Sériové programován´ı v systému (ISP)

I Nen´ı nutn´e vyj´ımat mikrokontrol´er ze

syst´emu,

I Neposkytuje moˇznost ladˇen´ı aplikace,

I Vyuˇz´ıvá se komunikace po sériovém

rozhran´ı SPI (Serial Peripheral Interface),

I Tento zp˚usob dnes obsahuj´ı vˇsechny

mikrokontrol´ery,

I SPI je duplexn´ı, synchronn´ı pˇrenos pomoc´ı

ˇ

ctyˇr vodiˇc˚u:SCK (hod. sign´al),M OSI

(Master Out Slave In),M ISO (Master In

Slave Out),SS (Slave Select).

I Lze programovat programovou a EEPROM

pamˇet’. Hodnota na pinuRESET je

pˇripojena naGN D (na rozd´ıl od

(34)

Uˇ

zit´ı SPI komunikace

Obr´azek:Apliace s SPI komunikac´ı

I Dvojice mikrokontrolér˚u, z nichˇz jeden je definován jako Master, druhý jako Slave (na obrázku jen jeden z nich).

I Pomoc´ı SPI si pos´ılaj´ı stavy pˇrep´ınaˇc˚u a na LED diod´ach je zobrazuj´ı.

(35)

Programov´

an´ı pomoc´ı SPI

I Spojen´ı Master (programuje) a Slave (je programov´ano)

obsahuje dvojici posuvn´ych registr˚u + gener´ator hodin od

nadˇrazen´eho obvodu Master.

I Postup programov´an´ı (komunikace Master→Slave)

1) Zahájen´ı komunikaceSS= 0pro poˇzadovaný podˇr´ızený obvod

Slave,

2) Pˇr´ıprava dat k pˇrenosu do posuvn´ych registr˚u,

3) Pˇrenos je ˇr´ızen (synchronizován) hodinovým signálem SCK

od programovac´ıho obvodu Master,

4) Od Master ke Slave prob´ıh´a komunikace vˇzdy po vodiˇci

M OSI,

Od Slave k Master prob´ıh´a komunikace vˇzdy po vodiˇciM ISO,

5) Po odesl´an´ı bytu - zastaven´ı hodin, moˇznost generov´an´ı

pˇreruˇsen´ı,

(36)

Programov´

an´ı pomoc´ı SPI

I Instrukce pro SPI programov´an´ı obsahuj´ı 4 byty.

I Pos´ıl´an´ı dat zpravidla od MSB po LSB.

281 ATmega16(L)

2466M–AVR–04/06

SPI Serial Programming Characteristics

For characteristics of the SPI module, see “SPI Timing Characteristics” on page 298.

Figure 138. SPI Serial Programming Waveforms

Programming via the JTAG Interface

Programming through the JTAG interface requires control of the four JTAG specific pins: TCK, TMS, TDI and TDO. Control of the reset and clock pins is not required. To be able to use the JTAG interface, the JTAGEN Fuse must be programmed. The device is default shipped with the fuse programmed. In addition, the JTD bit in MCUCSR must be cleared. Alternatively, if the JTD bit is set, the External Reset can be forced low. Then, the JTD bit will be cleared after two chip clocks, and the JTAG pins are available for programming. This provides a means of using the JTAG pins as normal port pins in running mode while still allowing In-System Programming via the JTAG interface. Note that this technique can not be used when using the JTAG pins for Boundary-scan or On-chip Debug. In these cases the JTAG pins must be dedicated for this purpose. As a definition in this datasheet, the LSB is shifted in and out first of all Shift Registers.

Programming Specific JTAG Instructions

The instruction register is 4-bit wide, supporting up to 16 instructions. The JTAG instruc-tions useful for Programming are listed below.

The OPCODE for each instruction is shown behind the instruction name in hex format. The text describes which Data Register is selected as path between TDI and TDO for each instruction.

The Run-Test/Idle state of the TAP controller is used to generate internal clocks. It can also be used as an idle state between JTAG sequences. The state machine sequence for changing the instruction word is shown in Figure 139.

MSB

LSB

SERIAL CLOCK INPUT (SCK) SERIAL DATA INPUT (MOSI)

(MISO)

SAMPLE SERIAL DATA OUTPUT

(37)