Algorithm

La configuración interna de los bloques seleccionados en el PSoC se observa en la Figura 2.16. En el sistema analógico es donde se encuentra la mayor cantidad de componentes utilizados en el chip, pues la parte digital solo posee un bloque para el TX8 y otro del

DELSIG11. En la parte superior de la figura están los módulos seleccionados; cada uno tiene un color que se corresponde con el de los bloques que utiliza ese módulo. Por ejemplo el INSAMP posee color verde limón y los tres bloques que utiliza son del mismo verde.

Figura 2.16. Configuración y conexión de los bloques analógicos internos del PSoC. Para trabajar con estos bloques se configuraron los parámetros globales como muestra la Figura 2.17. Se escogió como alimentación 5v, porque la mayoría de los módulos trabajan con mayor eficiencia con este voltaje. La fuente de reloj se escoge interna y la frecuencia es de 24MHz, esta frecuencia permite obtener los divisores que se necesitaban (VC1, VC2 y VC3). La referencia utilizada fue (Vdd/2)+/-(Vdd/2), pues esta aprovecha todo el rango de voltaje y permite mayor amplificación en el canal de medición.

Figura 2.17. Parámetros globales del PSoC.

Para la adquisición de la señal se utilizó el INSAMP con entradas diferenciales. La entrada inversora (INV), que va al electrodo del brazo derecho (RA), se conecta al P0[1]; mientras la no inversora (NON_INV), que va al electrodo de la pierna izquierda (LL), se conecta al P0[0]. La señal de modo común se saca vía NON_INV (a través del buf 1) por el P0[5]. La salida del INSAMP se conecta al buf 0 y sale por el P0[3]. Para garantizar una CMRR de 60dB, se configuró en la primera etapa una ganancia de 48 y en la segunda etapa la ganancia fue de 1.

La señal de modo común extraída del PSoC por P0[5] se introduce por el P2[2] y se pasa al filtro LPF2 en color rojo como se observa en la Figura 2.16. Este módulo, con la ayuda del

Filter Design Wizard y la nota de aplicación AN2284, se configuró de la siguiente manera: la razón de muestreo se escogió bien alta ya que esta determina la frecuencia de conmutación de los capacitores y a su vez la fidelidad de la señal a la salida. La frecuencia de corte se tomó de 100 y la ganancia de 40. Fijados estos datos el software devuelve los valores de capacitores y demás parámetros mostrados en la Figura 2.18. Se configuró también la opción de invertir la señal, para que luego esta salga del PSoC a través del buf 3 por el P0[2] y se realimente al paciente con el electrodo de pierna derecha (RL).

Figura 2.18. Valores del filtro utilizado en la realimentación de la señal de modo común. El PGA y el AMPINV forman parte del filtro de alta ganacia con la red RC conectada externamente. La salida del INSAMP se conecta al filtro de alta ganancia que entra al PGA por el P0[6], internamente la salida del PGA va al AMPINV y la salida de este se conecta internamente al filtro antialiasing LPF2_1, aunque esta salida también se saca fuera del PSoC por el P0[4] para complementar la utilización de la red RC. Al PGA se le configuró una ganacia de 5.333 y al AMPINV -4.333, el módulo de estas da un total de 23.107889. El filtro antialiasing se diseñó utilizando el Filter Design Wizard. Se escogió como frecuencia de corte 40Hz, pues la parte útil de la señal para este estudio está en este rango de frecuencia. La frecuencia de muestreo especificada fue la misma del convertidor, 300.4808Hz. No se especificó ganancia, pues no se considera necesaria. La señal a la salida del AMPINV estaba invertida, para que a la entrada del convertidor estuviera positiva se vuelve a invertir a la salida del filtro antialiasing.

El convertidor DELSIG11 se conecta dentro del PSoC a la salida del LPF2_1. Para poder lograr la frecuencia de muestreo escogida, apoyándose en la fórmula 2.4, se fijó como

partir del reloj interno del PSoC dividiendo por 6 para lograr VC1 y luego por 13 para lograr VC2.

Figura 2.19. Parámetros del Módulo DELSIG11.

El trasmisor TX8 se configuró para salir por el pin P2[1] con una velocidad de trasmisión (Baud Rate) de 19200 bit/segundos, que se logró con la variable VC3 (Figura 2.20). VC3 tiene como fuente de reloj, el reloj interno de 24MHz. Este reloj se divide por 156 y se obtiene 153846,1538, luego este valor hay que dividirlo entre 8 para lograr la velocidad de cada bit (19200). Como el convertidor es de 11 bit y el TX8 trasmite 8 bit, entonces se manda un primer byte con los primeros 8bit del ADC y luego un segundo byte con los otros 3bit; para poder recibir los 11bit en la PC y evitar posibles errores se puso (por software) una marca, un byte conocido cada 2 byte (0xAAH que en binario es 10101010), lo que permitió chequear esa marca en la PC y luego determinar los 11 bit de datos.

Figura 2.20. Parámetros del módulo TX8.

Los otros módulos seleccionados en el PSoC son el LCD y el LED ambos vienen predeterminados en el PSoC; solo hay que escoger los pines de salida. En el caso específico del LED se seleccionó también la forma de encendido, si se activa en alto o en bajo. La Figura 2.21 muestra los parámetros del LCD y el LED.

Figura 2.21. Parámetros de los módulos LCD y LED.

Los pines utilizados y la configuración de cada uno de ellos están en la Figura 2.22. El pin

AGndBypass es una opción que se activa en los recursos globales, para conectar un capacitor de 1µF que se pone por el pin 22 (P2[4]) y va a Vss, con el objetivo de eliminar el ruido procedente de la tierra analógica [31]. En esta figura también se puede apreciar que se consumieron 2 bloques digitales de 16 posibles, 11 bloques analógicos de 12 y la cantidad de memoria RAM y ROM utilizada; el Decimator lo utiliza el DELSIG.

Figura 2.22. Pines utilizados y recursos consumidos en el PSoC.