Aim 3 Changes in Lower Limb Joint Parameters Following ASIS ‘Instrumented Pointer Device’ Protocol

El Front End Electronics (FEE) es una unidad diseñada y fabricada por el equipo de hardware del EGSE. La función principal de esta unidad es ser el interfaz principal con el mecanismo conectado al EGSE.

Como capacidades principales, puede comandar y monitorizar el mecanismo y posee un diseño que impide que se propaguen fallos a través de él, impidiendo cualquier tipo situación de estrés o daño en el mecanismo bajo test.

El diseño del FEE es modular ya que está enfocado a la reutilización del mismo en futuros proyectos. Se compone de diferentes tarjetas montadas en una estructura de 19’’ y que poseen diferentes funcionalidades. Cada una de las tarjetas en caso de fallo puede ser reemplazada de manera individual.

En los siguientes sub apartados se entrará un poco más en detalle en cada uno de los elementos que componen el FEE.

En la siguiente figura se muestra el aspecto físico del EGSE FEE en el diseño real.

Figura 7-48 - EGSE FEE

7.3.2.1.6.1 Chasis y alimentación

La estructura básica del EGSE FEE es un sub-rack que contiene un back panel para interconectar todas las tarjetas integrantes del EGSE FEE. Este sub-rack incluye alimentación propia para abastecer a las tarjetas incluidas en él desde una única entrada de 220 Vac.

Cada tarjeta posee conectores externos para conectarse al panel incluido en la parte trasera del EGSE.

En la Figura 7-49 se muestra la vista frontal del chasis y de la fuente de alimentación integrada en él.

En la Figura 7-50 se muestra la vista trasera del chasis, donde se puede ver el panel de conectores.

Figura 7-50 - Vista trasera chasis EGSE FEE

7.3.2.1.6.2 Digital IO + dsPIC

Esta tarjeta lleva integrado un microcontrolador del fabricante MicroChip que posee un módulo de control de motores. Concretamente se trata del dsPIC33EP512MU814. Es un microcontrolador de 16 bits con un controlador de seña digital integrado de 70 MIPS, que posee dos módulos independientes de ADC configurables como 10 o 12 bits, un módulo de 4 hilos de comunicación SPI (15 Mbps) y un módulo de PWM para control de motores con hasta 7 generadores de señal con dos salidas PWM por cada generador. Este dsPIC además posee 9 módulos timers/contadores, un módulo de comunicaciones USB 2.0 OTG compatible con alta velocidad.

El dsPIC es el encargado de adquirir las señales analógicas y digitales procedentes de las tarjetas ubicadas en el FEE para crear los paquetes de telemetría asociados a ellas. También es el encargado de comandar los diferentes drivers y gestionar los diferentes bucles de control incluidos en su programación.

La comunicación con el dsPIC se realiza a través de USB. Esta comunicación utiliza el bloque USB 2.0 OTG incluido en el dispositivo y se configura a través de las librerías de programación diseñadas por el fabricante MicroChip.

Esta tarjeta además posee un circuito de adquisición para los canales del encoder y un circuito de generación de salidas digitales.

El circuito de adquisición se usa para adquirir los canales del encoder y sus señales digitales se conectan a cuatro entradas digitales del dsPIC, quien interpretará los datos para conocer la posición del mismo. El circuito de adquisición se muestra en la Figura 7-52.

Figura 7-52 - Circuito de adquisición señal - Digital IO + dsPIC

El circuito de generación de salidas digitales tiene la capacidad de alcanzar hasta los 50 V y entregar 6 A. Este circuito se usa para alimentar los heaters y para accionar el dispositivo de retención (LLD). El circuito de generación se muestra en la Figura 7-10.

Figura 7-53 - Circuito de generación señal - Digital IO + dsPIC

7.3.2.1.6.3 PWM Motor Driver

Esta tarjeta contiene el driver de PWM usado para el motor stepper. El driver está formado por 4 puentes en H con un MOSFETs para cada fase. El circuito de cada puente en H se muestra en la Figura 7-54.

Cada puente en H está compuesto por 4 MOSFET canal N (i.e. IRFU220N), conectados a sus drivers (i.e. IR2110), y a una resistencia de sensado por cada puente.

El funcionamiento de la señal PWM será en modo Fast Decay, que se explicó anteriormente en detalle en el capítulo 7.2.3.2.1, en el apartado dedicado al código software ESGE PWM. Como se puede apreciar el motor stepper presenta dos devanados, los cuales presentan unos estados de excitación que se pueden ver en la siguiente figura.

Figura 7-55 - Excitación devanados motor – PWM Motor Driver

7.3.2.1.6.4 Tarjeta entradas analógicas (Thermistors)

La tarjeta de entradas analógicas tiene la capacidad de adquirir, acondicionar y digitalizar las señales provenientes de los dispositivos NTC y de los termistores Pt2000.

Como se observa en la siguiente figura, la tarjeta está provista de 3 etapas diferentes.

Dichas etapas son:

 Etapa de acondicionamiento: Esta primera etapa se encargará de la linealización de los sensores de temperatura mediante un puente de Winston. Este puente se ha calculado para obtener el máximo rendimiento y la máxima sensibilidad en la medida.

 Etapa de filtrado y de amplificación: En esta segunda etapa se realizará la adquisición, amplificación y adaptación de las señales proporcionadas por la primera etapa.

 Etapa de conversión analógica digital: En esta última etapa se realizará la digitalización de las señales analógicas previamente acondicionadas en las etapas anteriores. Esta señal digital se transferirá a las salidas a través de una comunicación SPI.

Está tarjeta es capaz de adquirir tanto los sensores de temperatura NTC, como los Pt200 ubicados en el mecanismo. Debido a las peculiaridades de ambos tipos de sensores se deben adoptar una serie de medidas para conseguir adquirirlos correctamente.

 NTC: Debido a la no-linealidad de los sensores NTC, el proceso de cálculo de la temperatura se realiza a través de una serie de tablas LUT dedicadas para cada canal. Es estas tablas se establece la relación entre la resistencia adquirida con la temperatura calculada a través de la ecuación de Steinhart-hart. Los coeficientes de esta ecuación se configuran a través del fichero de configuración del SW, EGSEConfigIF&HW.txt. Estos coeficientes son únicos para cada modelo de sensor NTC. El EGSE tiene configurado el valor de los sensores NTC ubicados en el mecanismo a testear.

 Pt2000: Estos sensores introducen errores en su adquisición que deben ser compensados a través de una serie de tablas que contienen la caracterización de cada canal. A través de estas tablas se pueden compensar los errores debidos a las corrientes de polarización y a la adquisición de voltaje. Estas tablas son fijadas en el código SW incluido en el FEE SW.