En este cap´ıtulo se presentaron de forma sint´etica las redes de interconexi´on de mayor popularidad dentro de un circuito integrado, como AMBA, Avalon, Core- Connect, STBus, Wishbone, etc. Adem´as, se describieron brevemente las principa- les caracter´ısticas de los buses considerados con respecto a la topolog´ıa, m´etodos de arbitraje, tama˜no del bus y tipos de transferencias.
En el siguiente cap´ıtulo se profundiza el an´alisis de la arquitectura de comunicaci´on AMBA. Se realiza una rese˜na de la evoluci´on del bus y de los distintos est´andares.
Luego se describe el bus APB, con la especificaci´on del protocolo presentando la descripci´on de las se˜nales, los tipos de transferencias y los estados de operaci´on. Este bus es de gran importancia en el dise˜no, ya que permitir´a conectar a trav´es del puente los dispositivos perif´ericos con el bus AMBA AHB. Tambi´en se presenta una descripci´on del puente APB-AHB con el fin de entender su funcionamiento b´asico, y se muestran simulaciones realizadas sobre el mismo.
En el Cap´ıtulo 3 se presenta uno de los dispositivos perif´ericos dise˜nados, un ge- nerador de n´umeros aleatorios. En primer lugar se realiza una introducci´on de los tipos de generadores y los requerimientos seg´un la aplicaci´on. Luego se describen los m´etodos m´as utilizados para verificar la aleatoriedad de los n´umeros genera- dos. A continuaci´on se presentan distintas implementaciones de generadores que se encuentran en la bibliograf´ıa. Con un panorama de las distintas opciones, se realiza un an´alisis comparativo de los generadores presentados en el cap´ıtulo y lue- go se especifica y justifica en cu´al dise˜no se basa la implementaci´on. El generador propuesto consta de una fuente de ruido t´ermico proveniente de resistencias, de un amplificador, de un oscilador controlado por tensi´on y de un oscilador de anillos. Adem´as del dise˜no y su interfaz APB, se muestran simulaciones y la implementa- ci´on f´ısica en un proceso de 0,18 µm de TowerJazz .
Un Receptor-Transmisor As´ıncrono Universal (UART) se describe en el Cap´ıtulo 4, a pesar de que su desarrollo es anterior al generador de n´umeros aleatorios. Este dispositivo se realiz´o para fortalecer el aprendizaje del bus AMBA y del puente APB-AHB, adem´as por ser un elemento de gran utilidad. Se realiza una descripci´on de la comunicaci´on serie y el protocolo utilizado. A continuaci´on se presenta el dise˜no propuesto, con las caracter´ısticas y la descripci´on de cada bloque. Luego, se muestran las simulaciones de cada bloque y la interfaz APB para comunicarse con el bus. Por ´ultimo, se especifica la s´ıntesis l´ogica con las simulaciones resultantes y la s´ıntesis f´ısica, para dar como resultado el dise˜no f´ısico del sistema completo.
Cap´ıtulo 2
Especificaci´on AMBA
La especificaci´on AMBA (Advanced Microcontroller Bus Architecture) ideada por ARM, es un est´andar abierto que define las especificaciones de interconexi´on dentro de un circuito integrado para la conexi´on y gesti´on de bloques funcionales en un SoC.
Actualmente, AMBA es uno de los est´andares de comunicaci´on dentro de un cir- cuito integrado m´as utilizados. Su meta es proveer una especificaci´on flexible de una arquitectura de bus de comunicaci´on de alto desempe˜no, independiente de la tecnolog´ıa, con la m´ınima utilizaci´on de ´area de silicio, y promover la reutilizaci´on de IPs. Esto ´ultimo es esencial para reducir los costos y tiempos en el desarrollo de los SoCs. La reutilizaci´on de IPs requiere de un est´andar com´un que brinde soporte a una amplia variedad de SoCs con diferentes consumos, desempe˜nos y requerimientos de ´area, aportando flexibilidad.
AMBA lidera la industria de los sistemas de buses de interconexi´on utilizados hoy en d´ıa, dando conectividad a IPs entre los que se pueden mencionar controladores de memoria, GPUs y CPUs. El est´andar fomenta el dise˜no de sistemas modula- res y brinda compatibilidad entre componentes de distintos equipos de dise˜nos y comerciantes.
Esta especificaci´on contiene varias interfaces que permiten interconectar sistemas de distinta complejidad y con diferentes requerimientos como velocidad y potencia,
dependiendo del tipo de dispositivo o perif´erico a ser conectado. A continuaci´on se mencionan los est´andares actuales:
CHI (Coherent Hub Interface): es el bus de mayor rendimiento. Utilizado en procesadores para redes de datos y servidores, para cubrir las necesidades de los SoCs actuales en donde n´ucleos individuales deben acceder y compartir datos a trav´es del chip. Creado por ARM para proveer comunicaci´on entre la nueva serie de procesadores Cortex-A50.
ACE (AXI Coherency Extensions): utilizado en las nuevas tecnolog´ıas com- puestas por distintas arquitecturas de procesadores con el fin de aumentar el desempe˜no a la vez que se reduce el consumo. Estas tecnolog´ıas son muy utilizadas en tabletas y tel´efonos inteligentes.
AXI (Advanced eXtensible Interface): ampliamente utilizado en nuevos di- se˜nos que cuentan con varios procesadores, controladores gr´aficos y otros perif´ericos sofisticados en donde el bus AHB no alcanza a cumplir con las demandas de los requerimientos, a su vez que mantiene compatibilidad entre dicho bus y el APB.
AHB (Advanced High-Performance Bus): es el bus AMBA mayormente utili- zado en procesadores, memorias on-chip e interfaces para memorias externas en un bus de alta velocidad de reloj.
APB (Advanced Peripheral Bus): utilizado para perif´ericos de baja veloci- dad.
ATB (Advanced Trace Bus): para prop´ositos de depuraci´on.
2.1.
Evoluci´on del bus AMBA
A lo largo del tiempo, el bus AMBA fue actualizando su especificaci´on de mane- ra de proveer mayores prestaciones al continuo crecimiento en las capacidades y