Una máquina de estado algorítmico es un circuito secuencial el cual contiene la estructura básica de un sistema digital [6]. Donde las secuencias de
control y las tareas de procesamiento de datos de un sistema digital se especifican mediante un algoritmo en el hardware. Un algoritmo de hardware consta de un número finito de pasos que indican cómo obtener la solución a un problema en particular. Para nuestro sistema utilizaremos el diagrama de máquina de estado algorítmico, el cual es un diagrama de flujo que nos define el algoritmo de hardware.
Para diseñar el diagrama de flujo primero deberemos definir las variables a manejar en cada bloque. Con el fin de determinar los procesos que se llevarán a cabo, después se colocarán en el diagrama de flujo los pasos a seguir para efectuar el mapeo con los valores que se obtendrán en cada variable. Ver Fig. 4.10.
Diagrama de flujo:
Son tiempos muertos de T=0000 hasta T=0010, estos pulsos se dejaron sin instrucciones por si se requería mas adelante programar algo dentro de estos tiempos.
En el tiempo T0= 0011
Los registros P quedan de la siguiente forma con el fin de indicar que par esta revisando que en este caso es el par 1 con P1=1.
Instituto Politécnico Nacional
Sección de Estudios de Postgrado e Investigación ESIME
Además el bloque de control le indica al bloque de conmutación que envié un tren de pulsos por w1 y que almacene la información recibida en los cables w2,
w3, w5 y w7.
Se realiza la operación con la ecuación 4.1 y se almacena el resultado en un registro S y en una variable A se guarda lo que se recibió en w2.
S=S(P1,P2,P3,P4, w3, w5, w7)
A = w2
En el Tiempo T1=0100
El sistema de control le indica al bloque de conmutación que envié un tren de pulsos por el hilo w2 y que recupere los datos en el hilo w1.almacenándolo en
un registro B. B = w1
En el Tiempo T1=0101
Se analizan los datos A, B, S con el propósito de obtener el estado del par para esto utilizamos los valores de la tabla 4.2 y en ese mismo instante le indica al bloque de exhibición de Datos que muestre el estado del par y que guarde en memoria si el par esta Bien o esta dañado.
Estos son los 3 pasos básicos para revisar un par, estos pasos se repiten en los tiempos T3 = 0110, T6 = 0110, T9 = 0110 respectivamente. Las diferencias
que existen en cada paso son las siguientes:
El estado del registro P cambia según el Par que se esta revisando. Por ejemplo:
Si se revisa el par 2 el registro P presenta el siguiente valor P1=0,P2=1,P3=0,P4=0.
Instituto Politécnico Nacional
Sección de Estudios de Postgrado e Investigación ESIME
Si se revisa el par 4 el registro P presenta el siguiente valor P1=0,P2=0,P3=0,P4=1
Y cuando el sistema llega al tiempo T= 1001 el sistema reinicia el reloj en T=0000 y espera a que vuelvan a accionar el botón.
Instituto Politécnico Nacional
Sección de Estudios de Postgrado e Investigación ESIME
I
¿presionó el boton? No Si P1=1,P2=0,P3=0,P4=0El sistema de control le indica al bloque de conmutación que envie un tren de pulsos por w1
y que recupere la informacion por w2, w3, w5y w7 Se realiza la operación y se almacena
S=S(P1,P2,P3,P4, w3, w5, w7) A = w2
El sistema de control le indica al bloque de conmutación que envie un tren de pulsos por w2
y que recupere los datos por w1.
B = w1
T0= 0011
T1= 0100
T2= 0101
Se analizan los datos A, B, S con el proposito de obtener el estado del par
y en ese mismo instante le indica al bloque de exhibicion de datos que
muestre el estado del par y que guarde en memoria si el par esta
bien o esta dañado.
S B A Estado 0 0 0 Abierto 0 0 1 Cruzado 0 1 0 Cruzado 0 1 1 Corto 1 0 0 Abierto 1 0 1 OK 1 1 0 Inverso 1 1 1 Corto
Se analizan los datos A, B, S con el proposito de obtener el estado del par
y en ese mismo instante le indica al bloque de exhibicion de datos que
muestre el estado del par y que guarde en memoria si el par esta
bien o esta dañado.
S B A Estado 0 0 0 Abierto 0 0 1 Cruzado 0 1 0 Cruzado 0 1 1 Corto 1 0 0 Abierto 1 0 1 OK 1 1 0 Inverso 1 1 1 Corto y m
Fig. 4.10. Diagrama de flujo que muestra los procesos que se realizan para la revisión de los pares (continua).
Instituto Politécnico Nacional
Sección de Estudios de Postgrado e Investigación ESIME
P1=0,P2=1,P3=0,P4=0 El sistema de control le indica al bloque de conmutacion que envie un tren de pulsos por w3 y que recupere la informacion
por w1, w4, w5y w7
Se realiza la operación y se almacena S=S(P1,P2,P3,P4, w1, w5, w7)
A = w4
El sistema de control le indica al bloque de conmutacion que envie un tren de pulsos por w4 y que recupere la informacion
por w3. B = w3
T3= 0110
T4= 0111
T5= 1000
Se analizan los datos A, B, S con el proposito de obtener el estado del par
y en ese mismo instante le indica al bloque de exhibicion de datos que
muestre el estado del par y que guarde en memoria si el par esta
bien o esta dañado.
S B A Estado 0 0 0 Abierto 0 0 1 Cruzado 0 1 0 Cruzado 0 1 1 Corto 1 0 0 Abierto 1 0 1 OK 1 1 0 Inverso 1 1 1 Corto
Se analizan los datos A, B, S con el proposito de obtener el estado del par
y en ese mismo instante le indica al bloque de exhibicion de datos que
muestre el estado del par y que guarde en memoria si el par esta
bien o esta dañado.
S B A Estado 0 0 0 Abierto 0 0 1 Cruzado 0 1 0 Cruzado 0 1 1 Corto 1 0 0 Abierto 1 0 1 OK 1 1 0 Inverso 1 1 1 Corto m n
Fig. 4.10. Diagrama de flujo que muestra los procesos que se realizan para la revisión de los pares (continuación).
Instituto Politécnico Nacional
Sección de Estudios de Postgrado e Investigación ESIME
P1=0,P2=0,P3=1,P4=0
El sistema de control le indica al bloque de conmutacion que envie un tren de pulsos por w5
y que recupere la informacion por w1, w3, w6y w7
Se realiza la operación y se almacena S=S(P1,P2,P3,P4, w1, w3, w7)
A = w6
El sistema de control le indica al bloque de conmutacion que envie un tren de pulsos por w2
y que recupere la informacion por w5.
B = w5
T6= 1100
T7= 1101
T8= 1110
Se analizan los datos A, B, S con el proposito de obtener el estado del par
y en ese mismo instante le indica al bloque de exhibicion de datos que
muestre el estado del par y que guarde en memoria si el par esta
bien o esta dañado.
S B A Estado 0 0 0 Abierto 0 0 1 Cruzado 0 1 0 Cruzado 0 1 1 Corto 1 0 0 Abierto 1 0 1 OK 1 1 0 Inverso 1 1 1 Corto
Se analizan los datos A, B, S con el proposito de obtener el estado del par
y en ese mismo instante le indica al bloque de exhibicion de datos que
muestre el estado del par y que guarde en memoria si el par esta
bien o esta dañado.
S B A Estado 0 0 0 Abierto 0 0 1 Cruzado 0 1 0 Cruzado 0 1 1 Corto 1 0 0 Abierto 1 0 1 OK 1 1 0 Inverso 1 1 1 Corto
n
o
Fig. 4.10. Diagrama de flujo que muestra los procesos que se realizan para la revisión de los pares (continuación).
Instituto Politécnico Nacional
Sección de Estudios de Postgrado e Investigación ESIME
P1=0,P2=0,P3=0,P4=1 El sistema de control le indica al bloque de conmutacion que envie un tren de pulsos por w7 y que recupere la informacion
por w1, w3, w5y w8
Se realiza la operación y se almacena S=S(P1,P2,P3,P4, w1, w3, w5)
A = w8
El sistema de control le indica al bloque de conmutacion que envie un tren de pulsos por w8 y que recupere la informacion
por w7. B = w7
T9= 1001
T10= 1010
T11= 1011 Se analizan los datos A, B, S con el proposito de obtener el estado del par
y en ese mismo instante le indica al bloque de exhibicion de datos que
muestre el estado del par y que guarde en memoria si el par esta
bien o esta dañado.
S B A Estado 0 0 0 Abierto 0 0 1 Cruzado 0 1 0 Cruzado 0 1 1 Corto 1 0 0 Abierto 1 0 1 OK 1 1 0 Inverso 1 1 1 Corto
Se analizan los datos A, B, S con el proposito de obtener el estado del par
y en ese mismo instante le indica al bloque de exhibicion de datos que
muestre el estado del par y que guarde en memoria si el par esta
bien o esta dañado.
S B A Estado 0 0 0 Abierto 0 0 1 Cruzado 0 1 0 Cruzado 0 1 1 Corto 1 0 0 Abierto 1 0 1 OK 1 1 0 Inverso 1 1 1 Corto o y
Fig. 4.10. Diagrama de flujo que muestra los procesos que se realizan para la revisión de los pares (continuación).
Instituto Politécnico Nacional
Sección de Estudios de Postgrado e Investigación ESIME
Ya que hemos obtenido el diagrama de flujo con los procesos, el último paso que nos queda es diseñar los circuitos lógicos de cada bloque.