MATERIALS AND METHODS
MICROLISA – H
Los DSP o procesadores digitales de señal son microprocesadores específicamente diseñados para el procesado digital de señal. Algunas de sus características más básicas como el formato aritmético, la velocidad, la organización de la memoria o la arquitectura interna hacen que sean o no adecuados para una aplicación en particular, así como otras que no hay que olvidar, como puedan ser el coste o la disponibilidad de una extensa gama de herramientas de desarrollo.
Ancho de palabra
Los DSP de coma flotante utilizan un bus de datos de 32 bits. En los DSP de coma fija, el tamaño más común es de 16 bits. Sin embargo, las familias DSP5600x y DSP563xx de Motorola utilizan un formato de 24 bits, El tamaño del bus de datos tiene un gran impacto en el coste, ya que influye notablemente en el tamaño del chip y el número de patillas del encapsulado, así como en el tamaño de la memoria externa conectada al DSP. Por lo tanto, se intenta utilizar el integrado con el menor tamaño de palabra que la aplicación pueda tolerar. En este caso no se el 56f8323 presenta esta ventaja, ya que la aplicación actual no requiere un ancho de palabra mayor.
Velocidad
La medida clave para saber si un DSP es o no apropiado para una aplicación es su velocidad de ejecución. Existen varias formas para medir la velocidad de un procesador, aunque quizás el parámetro más usual es el tiempo de ciclo de instrucción: tiempo necesario para ejecutar la instrucción más rápida del procesador. Su inverso dividido por un millón da lugar a la velocidad del procesador en millones de instrucciones por segundo o MIPS. En la actualidad todos los DSP ejecutan una instrucción por ciclo de instrucción. En la siguiente tabla se pueden observar las principales características de las 3 principales familias de3 DSP.
Capitulo II Sistema pr opuesto par a la medición por centual de flujos bifásicos En la actualidad, los tres grandes fabricantes de DSP son Texas Instruments, con la serie TMS320; Motorola, con las series DSP56000,y Analog Devices, con las series ADSP2100
Tabla 2.1 comparación cualitativa entre DSP
Analog Devices
®
Motorola®
Texas Instruments®
ADSP2101 56F8323 TMS320F28016 Frecuencia de trabajo 20 MHz 60 MHz 60 MHzConsumo (Voltaje) 5V 3.3 V 1.8 V en el núcleo, 3.3 V I/O Funcionalidad de DSP y de MCU No Si No Código-Eficiente (en C/C++ y Ensamblador). solo ensamblador Si Si CPU de 32-bit si si si SARAM Single
Access RAM 8Kx16 bits 8Kx16 bits 6Kx16
Puerto serial 2 2 1 Módulo Watchdog no si si PWM 1 2 8 Módulo SPI. si no si Módulo SCI (UART). No si si Módulo CAN. si si si Conversores ADC 2 8 8 Previene Firmware de ingeniería inversa no no si Control Digital de Motor y Librerías de Software digital de potencia si si si
Como se puede observar, el 56F8323 resulta compatible con dispositivos CMOS y TTL , posee una amplia memoria SRAM, lo que le hace eficiente al momento de transmitir datos y continuar con el direccionamiento del electrodo que se desea medir, además de leerlo. Se aprovechara de forma adicional la facilidad que proporciona la tarjeta de demostración 56f8300 la cual posee el DSP 56f8323 y el circuito de medición 33794 de medición por campo eléctrico.
Como ya se mencionó, el DSP que se usará en esta aplicación es el 56F8323 deMotorola®.
25
56F8323 Descripción General
§ Funcionalidad de DSP y de MCU en una arquitectura unificada, eficiente § Memoria Flash de Datos de 2Kx16
§ Memoria RAM de 1Kx16 bits § Memoria Flash de 8Kx16 bits
§ Memoria RAM de 1Kx16 bits de datos § Memoria Flash de arranque 2Kx16 bits
§ Un módulo de 6 canales PWM (modulador de ancho de pulso) § Dos canales constituidos por 4 ADCs con resolución 12-bits § Un módulo de FlexCAN
§ Hasta dos interfaces de comunicaciones seriales (SCIs) § Hasta dos interfaces periféricos seriales (SPIs)
§ Dos contadores de tiempo de uso general de señal cuadrada § Modulo vigilante de correcto funcionamiento (COP)/Watchdog § Emulación de la On-chip de JTAG/Enhanced (OnCE™)
§ Hasta 27 líneas de GPIO § 64-pins Paquete de LQFP
Este tipo de arquitectura cuenta con: Memoria Flash de 8Kx16 bits, Memoria RAM de 1Kx16 bits, Memoria Flash de arranque 2Kx16 bits, Memoria Flash de Datos de 2Kx16 bits y de Memoria RAM de 1Kx16 bits de datos. Además, cuenta con los siguientes periféricos:
Modulador de Ancho de Pulso (PWM)
Este módulo tiene seis terminales de salida en las cuales se pueden generar señales de frecuencia y porcentaje de ciclo útil variable; adicionalmente cuenta con una terminal de entrada, con la que es posible deshabilitar las salidas anteriores.
Convertidor Analógico a Digital (ADC):
Este módulo cuenta con ocho canales analógicos y trabaja de tal modo que puede restar en forma automática dos señales en el tiempo, detectar el cruce por cero de una señal, comparar contra límites superiores e inferiores de dicha señal y muestrear dos señales en forma simultanea.
Interfaz de Comunicación serie (SCI)
Puerto de Entrada y Salida de Propósito General (GPIO). Estos periféricos comparten terminales de salida, por lo que pueden ser configuradas como líneas de entrada y salida de propósito general o como transmisor y receptor de la comunicación serial asíncrona.
Interfaz Periférica Serial (SPI)
Puerto de Entrada y Salida de Propósito General (GPIO). Estos periféricos comparten sus terminales. Según estén configurados los periféricos, es posible que en ocasiones se comparten como líneas de salida para la comunicación serial síncrona entre el DSP y otro circuito integrado o como líneas de entrada y salida de propósito general.
Capitulo II Sistema pr opuesto par a la medición por centual de flujos bifásicos
Temporizador Cuádruple.
Este periférico está integrado por 4 temporizadores de 16 bits totalmente programables, ya sea como entrada por captura o salida por comparación. Cada canal tiene su propia base de tiempo, y pueden utilizarse en forma indistinta cualquiera de las terminales de entrada, pueden ser disparados por flancos de subida, bajada o ambos, se pueden emular señales de PWM e incluso se pueden escoger y escalar las señales de reloj, ya sean internas o externas. Además cuenta con una entrada de sincronización externa.
Computadora de Operación Adecuada (COP).
Este módulo provee dos funciones diferentes: un temporizador supervisor y un generador de interrupciones. Estas dos funciones monitorean la actividad del procesador y proveen una señal de RESET automática en el momento que ocurra una falla. Ambas funciones son contenidas en el mismo bloque, ya que la señal de reloj para los dos, proviene de un divisor de reloj común.
Módulo de Emulación en el Chip (OnCE).
Este módulo permite al usuario interactuar en un ambiente de depuración con el DSP y sus periféricos. Dentro de sus capacidades se encuentran la de examinar los registros internos de la CPU del DSP, memoria, periféricos en el chip; fijar puntos de ruptura en la memoria; y ejecutar paso a paso instrucciones.
Bloque de Síntesis de Reloj
Este módulo genera las señales de reloj para el DSP y sus periféricos. En el está contenido un PLL que puede multiplicar la frecuencia o simplemente dejarla pasar, así como un divisor de frecuencia utilizado para distribuir las señales de reloj a los periféricos. El DSP integra dentro de este módulo un oscilador interno con la frecuencia de oscilación totalmente programable.
Los bloques que integran la unidad de procesamiento son:
1. Unidad Lógica Aritmética (ALU). En este módulo se realizan todas las
operaciones aritméticas y lógicas; está integrada por tres registros de entrada de 16 bits, dos registros acumuladores de 32 bits, cuatro registros de 4 bits de extensión para los acumuladores, una unidad que multiplica y acumula (MAC), un registro de corrimiento acumulador y un limitador de datos. La ALU es capaz de realizar en un ciclo de ejecución cada una de las siguientes instrucciones:
• Multiplicación
• Multiplica-acumula con acumulación positiva o negativa • Adición
• Substracción
• Operaciones Lógicas
2. Unidad de Generación de Direcciones (AGU). Este bloque realiza todos los
cálculos de las direcciones efectivas y direcciones de almacenamiento necesarias para direccionar datos operados en la memoria. Esta unidad opera en paralelo con otras fuentes del Circuito Integrado para minimizar la generación excesiva de
27
3. Unidad de Lazos de Hardware y Controlador de Programa. El controlador de
programa realiza las siguientes funciones: • Extracción de instrucciones.
• Decodificación de instrucciones. • Control de lazo de Hardware. • Procesamiento de interrupciones.
El controlador de programa está integrado por el contador de programa (PC), lógica de control de lazo de programa, lógica de control de interrupción, y los registros de estado y control.
4. Unidad de manipulación de BIT. Esta unidad realiza manipulaciones de bits sobre
palabras contenidas en la memoria de datos, registros de periféricos y registros del procesador. Es capaz de probar, fijar, borrar o invertir cualquier BIT especificado en una máscara de 16 bits en los bytes superior e inferior de una palabra de 16 bits, en otras palabras la máscara prueba un máximo de 8 bits a la vez. En el anexo 1 se ilustra la arquitectura del sistema basado en el procesador de señales digitales.
Comunicación Serie Asíncrona
Por medio de esta interfase el procesador de señales digitales le envía los datos recolectados en las distintas tareas, en este caso se utilizó el puerto 0 de comunicación serial.
Características generales de construcción
Los 56F8323 se fabrican en CMOS (Tecnología Metal oxido semiconductor) de alta densidad con las entradas digitales compatibles con tecnología TTL a 5V. El término "tolerante a 5V " refiere a la capacidad de un pin de Entrada/Salida, construida en una tecnología de proceso 3.3V-compatible, para soportar un voltaje hasta 5.5V sin dañar el dispositivo. Muchos sistemas tienen una mezcla de los dispositivos diseñados para las fuentes de alimentación 3.3V y 5V. En tales sistemas, un bus puede llevar ambos: 3.3V- y niveles voltaicos de 5V I/O (un 3.3V estándar I/O se diseña para recibir un voltaje máximo de 3.3V +/- el 10% durante la operación normal sin dañar el circuito). Esta capacidad tolerante a 5V por lo tanto ofrece los ahorros de la energía de los niveles de 3.3V I/O combinados con la capacidad de recibir los niveles 5V sin daño, son grados de la tensión solamente, y la operación funcional en el máximo no está garantizada. La tensión más allá de estos grados puede afectar la confiabilidad del dispositivo o causar daño permanente al dispositivo.
Especificaciones del regulador de voltaje
El 56F8323 tiene dos reguladores on-chip. Uno provee el PLL y no tiene ningún pin externo; por lo tanto, no tiene ninguna característica externa que deba ser garantizadas (con excepción de la operación apropiada del dispositivo). El segundo regulador provee aproximadamente 2.6V a la lógica de la base del dispositivo. Este regulador requiere dos condensadores externos de 2.2 nF, o mayores. El voltaje de la salida se puede medir directamente en los pines de V del chip.
Capitulo II Sistema pr opuesto par a la medición por centual de flujos bifásicos
Convertidor Analógico Digital (ADC)
El 56F8323 contiene como se ha explicado en secciones anteriores dos convertidores analógico a digital, nombrados ADC por sus siglas en ingles (Analog to Digital Converter). En la figura 2.4 se muestra el diagrama a bloques del DSP 56F8323
29