Model-Based Error Correction for Flexible Instruments 3.1 Introduction
3.2. Controller Design
3.3.2. Sensitivity Analysis for Jacobian
Esta parte es la encargada de generar las señales senoidales y triangulares para la técnica de modulación seleccionada para el inversor multinivel, proporcionar las señales digitales PWM para las tarjetas de tiempo muerto, y permitir variar los índices de modulación, el de amplitud ma y el de frecuencia mf.
IV.4.1 Requerimientos
Como en el prototipo monofásico se tienen 3 inversores en cascada, utilizando la ecuación (III.26) se obtiene un ángulo de desfasamiento entre portadoras igual a:
o
60
6
360
θ=
=
(IV.32)seleccionando una frecuencia de portadora de 3 kHz y utilizando la ecuación (III.24) se tiene que el índice de modulación de frecuencias es igual a:
50
60Hz
3kHz
m
f=
=
(IV.33)Lo anterior se realizó para que, de acuerdo a las características de la técnica aplicada en esta topología, la frecuencia del rizo de salida en el inversor multinivel se obtiene de la ecuación (III.28), y es igual a:
( )(6
3kHz)
18kHz
f
rizo=
=
(IV.34)Por otra parte, la selección de una frecuencia de portadora múltiplo par de la frecuencia fundamental permite que sólo se presenten en su salida armónicos de orden impar.
Debido a que el prototipo es un sistema trifásico, se necesita:
A continuación se describe la implementación del circuito para generar estas señales.
IV.4.2 Generación de señales
Para la generación de las señales senoidales y triangulares, se optó por hacerlo con base en memorias de solo lectura programables borrables (EPROM, pos sus siglas en inglés) programando los datos de las formas de onda correspondientes. El uso de circuitos analógicos para la generación de las señales se descartó debido a que los datos en formato digital son más inmunes al ruido, además, después de tener las señales, la única parte en donde se usan en su forma analógica es en la etapa de comparadores. Si se utiliza algún circuito totalmente analógico para generar las señales, entonces los circuitos pueden ser más susceptibles a perturbaciones que afecten las señales y el desempeño del inversor, debido a que necesitan más etapas.
Programación de memorias EEPROM
Para obtener las señales senoidales y triangulares se utilizaron 6 memorias 27C64, el principal motivo fue la disponibilidad de las mismas. Estas memorias tienen las siguientes características:
tiempo de acceso: 150 ns 8Kb x 8
borrables por luz ultravioleta
Para programar estas señales en las memorias se realizó el siguiente procedimiento: a) Se generaron estas señales en el programa PSPICE, con lo cual se obtienen los datos
decimales que forman estas señales.
b) Posteriormente se trasladan al paquete EXCEL para realizar la conversión a formato hexadecimal, que es el tipo de datos que se graban realmente en las memorias. c) Con los archivos correspondientes de cada señal, se graban las memorias utilizando
el programador MEGAMAX.
La estructura en bloques del circuito para generar las señales PWM para el inversor multinivel se muestra en la figura IV.6, las cuales son: la generación de señales digitales, conversión digital analógica y la etapa comparadora de la cual sólo se muestra el diagrama para una fase.
27C64 Senoidal A 27C64 Senoidal B 27C64 Senoidal C 27C64 Triangular 1 27C64 Triangular 2 27C64 Triangular 3 124 KHz DAC0801LCN DAC0801LCN DAC0801LCN DAC0801LCN DAC0801LCN DAC0801LCN Senoidal A-0° Senoidal B-120° Senoidal C-240° Triangular 1-0° Triangular 2-60° Triangular 3-120° Triangular 4-180° Triangular 5-240° Triangular 6-300° D0....D7 D0....D7 D0....D7 D0....D7 D0....D7 D0....D7 Comparador LM311 PWM1....PWM6
Figura IV.6. Diagrama a bloques del circuito de control.
Como resultado de este bloque de control, tenemos la generación de las señales necesarias para la implementación de un inversor multinivel de 7 niveles trifásico.
Las seis memorias comparten el mismo reloj para obtener los datos digitales, esto con el fin de mantener sincronizadas las señales y garantizar que se mantengan los ángulos de desfasamiento entre ellas. Existe, por tanto, entre las triangulares 60° grados de desfasamiento y entre las senoidales 120°.
La frecuencia de reloj de operación es de 124 kHz aproximadamente, sin embargo, es posible variar esta frecuencia para obtener frecuencias más altas de portadora y poder modular a una frecuencia mayor que 3 kHz, que es la frecuencia a la que se realizaron las pruebas del inversor multinivel.
De la capacidad total de las memorias de 8K, solo se utilizaron 2K, con el fin de no emplear una frecuencia muy alta de reloj y evitar utilizar componentes muy rápidos. Sin embargo, la definición de las formas de onda obtenidas se consideran suficientes para las aplicaciones del inversor multinivel; cabe recordar que el inversor multinivel tiene un gran campo de aplicación el cual va desde la aplicación en motores, fuentes de alimentación ininterrumpibles, y hasta su aplicación en filtros activos.
Convertidores digital analógico
Una vez obtenidos los datos en formato digital, se transforman formato analógico por medio de un convertidor digital analógico (DAC, por sus siglas en inglés), en este caso se utilizó el DAC0801LCN, el cual tiene las siguientes características:
Esta etapa tiene como salidas las señales triangulares y senoidales en forma analógica, y cada integrado DAC puede proporcionar la señal que se requiera y su negado, en el caso de las señales triangulares esto se necesita, tal como se observa en la figura IV.9, evitándose así el utilizar más memorias.
Entre las etapas de comparación y de conversión digital analógica se cuenta con una etapa de operacionales para las señales senoidales, esto es para poder manejar el índice de modulación de amplitud ma, el índice de modulación de frecuencias mf se maneja desde el
reloj con el que se obtienen los datos de las memorias.
Etapa comparadora
Posteriormente a la generación sincronizada de todas las señales, se pasa a la etapa de comparación con el circuito integrado LM311N, el cual es un integrado especial como comparador. Este circuito se alimenta con fuente bipolar y en la salida es posible obtener señales digitales utilizando un nivel TTL para referenciar la señal.
Como resultado de esta etapa se tienen las señales de control para las tarjetas de tiempo muerto, esto es, 6 señales para cada tarjeta y 18 en total para el inversor multinivel trifásico.
En resumen, con el circuito de control implementado se tiene la capacidad de poder manejar:
La técnica de modulación PSPWM en un inversor multinivel de 7 niveles. El índice de modulación de amplitud ma.
El índice de modulación de frecuencias mf.
En el capítulo V se presentan los resultados obtenidos en las pruebas realizadas al inversor multinivel de inversores en cascada con diferentes cargas.
La tabla IV.2 muestra un resumen de las principales características del inversor multinivel implementado.
Tabla IV.2. Principales características del inversor multinivel trifásico.
Parámetro Valores Ecuaciones
Potencia 5 kVA (trifásico)
Carga RL = 9.68 Ω (IV.22)
Condensadores para las fuentes de
los inversores puente completo 5140.5 µF/60V (IV.18) - (IV.21)
Resistencia térmica para disipador RθCS = 0.706 C°/W (IV.21) – (IV.28)
Filtro de salida fcf = 11 kHz, L = 200µH,
C = 1µF
(IV.29) – (IV.31)
Seis señales portadoras fc = 3 kHz
Tres moduladoras fo = 60 Hz
CAPÍTULO V
RESULTADOS DE SIMULACIÓN Y
EXPERIMENTALES
En este capítulo se presentan las simulaciones realizadas correspondientes al inversor multinivel; las simulaciones se realizaron para las tres topologías multinivel en el paquete PSPICE, sin embargo, sólo se presentan las correspondientes a la topología seleccionada de inversores en cascada. Posteriormente se presentan los resultados experimentales obtenidos en las pruebas realizadas al prototipo de inversor multinivel con diferentes tipos de carga.
V.1 Introducción
El objetivo de las pruebas experimentales ha sido verificar el funcionamiento del inversor multinivel en diferentes condiciones: distintas cargas, con y sin filtro de salida, así como a distintos índices de modulación. También se incluyen en las pruebas experimentales la reproducción de armónicos múltiplos de la frecuencia de línea, reproducción de señales contaminadas con armónicos y la respuesta ante pendientes de tensión (dV/dt), debido a que el enfoque del tema de tesis está encaminado hacia la aplicación del inversor multinivel en filtros activos. S1 S1' S2 S2' S3 S3' S4 S4' S5 S5' S6 S6' Vb2 Vb1 Vb3 Vdc Vdc Vdc B S1 S1' S2 S2' S3 S3' S4 S4' S5 S5' S6 S6' Vc2 Vc1 Vc3 Vdc Vdc Vdc C N S1 S1' S2 S2' S3 S3' S4 S4' S5 S5' S6 S6' Va2 Va1 Va3 Vdc Vdc Vdc A A V B C L-L
La figura V.1 representa la conexión de la carga y del inversor multinivel, el esquema es utilizado tanto en las simulaciones como en las pruebas experimentales.