Three dimensional hip models under microseparation condition

El estándar IEEE 488.2 ofrece un mecanismo estandarizado de presentar y mostrar el estado interno del equipo. A través de este mecanismo, se puede tener información de si el equipo tiene dato dispuesto para transferir, así como si algún tipo de error ha ocurrido. Figura 2.1).

Figura 2.1: Estructura genérica de programación de un sistema GPIB.

El mecanismo se basa en cuatro registros(Figura 2.2)

¾ Status Byte Register (SBR): Cada bit está asociado con un tipo específico de evento. Cuando un evento ocurre, el instrumento establece el correspondiente bit a 1. Se puede habilitar e inhibir el efecto de cada bit del SBR a efectos de requerir atención (bit RQS), con el correspondiente bit del registro SER. Se puede determinar que eventos han ocurrido por leer los establecidos en el registro SBR.(Tabla 2.1)

Bit Etiqueta Descripción

0-3 - Instrumento specifico mesajes resumidos.

4 MAV El Mensaje que el bit Disponible indica si los datos están disponibles en la Cola de Salida. MAV es 1 si la Cola de Salida contiene datos. MAV es 0 si la Cola de Salida es vacía.

5 ESB El Bit de Estado de Acontecimiento indica si uno o varios acontecimientos permitidos Han ocurrido. ESB es 1 si un acontecimiento permitido ocurre. ESB y 0 si ningun acontecimiento permitido ocurre. Usted permite acontecimientos con el Estado de Acontecimiento Standar de Registro Permitido.

6 MSS El Estado de Amo(Maestro) resume el ESB y el MAV. MSS tienen 1 si MAV O ESB es 1. MSS tienen 0 si tanto MAV como ESB son 0. ¿Estos son obtenidos de comando *STB?.

RQS El bit de Servicio de Petición indica que los instrumentos solicitan el servicio del regulador GPIB. Estos son obtenidos por una encuesta sucesiva.

7 - Instrumento especifico mensajes resumidos.

Tabla 2.1: Tabla de bits 1.

¾ Event Status Register (ESR-registro de estado de acontecimiento): Byte de máscara para determinar el si se establece el Request Service.

Por ejemplo, si se desea conocer si se ha producido un error en el instrumento, el bit 5 del registro SER debe ser establecido.

¾ Event Status Enable Register (ESE-registro de estado acontecimiento permite registro): Cada bit de este registro está asociado con un estado específico del instrumento. Cuando el estado cambia, el instrumento establece el correspondiente bit a 1. Se puede habilitar o inhibir los eventos

que van a ser proyectados sobre el bit ESB, a través de los correspondientes bits de máscara de registro SER. Se puede leer el evento que ha ocurrido leyendo el contenido del registro ESR.

¾ Service Request Enable Register (SER-petición de servicio permite registro): Mascara de los bits del registro ESE a efecto de requerir el servicio a través del registro SRB.(Tabla 2.2)

Bit Etiqueta Descripción

0 OPC La Operación Completa el bit indica que todas las órdenes han completado.

1 RQC El bit de Control de Petición no es usado según la mayor parte de instrumentos.

2 QTE El bit de Error de Pregunta indica que el intrumento intentó leer y Vaciar el buffer de salida, o que los datos en el buffer de salida fueron perdidos.

3 DDE El bit de Error Dependiente de Dispositivo indica que un error de dispositivo ocurrió (error de prueba).

4 EXE El bit de error de ejecución indica que un error ocurrió cuando los dispositivos ejecutaban un una orden o un Query.

5 CME El bit de error de orden indica que el error de sintaxis de orden ocurrió.

6 URQ El bit de Petición de Usuario no es usado según la mayor parte de instrumentos.

7 PON El Power sobre el bit indica que está encendido.

Tabla 2.2: Tabla de bits 2.

Por ejemplo, si deseamos conocer cuando ocurre un error de ejecución, se deben establecer los bits 4 del registro ESE, y además se debería establecer el bit 5 del registro SER a fin de que el evento de error de interés sea reportado por el bit ESB del registro SBR.[28]

2.6.1 MODELO OPERATIVO DE LOS EQUIPOS (IEEE-448.2)

PROTOCOLOS.

El estándar IEEE-488.2 define los modos de operación básicos de los equipos que lo satisfacen. Define los protocolos de intercambio de mensajes con

el que el equipo y el controlador se comunican, así como, facilidades básicas de control del instrumento.

Define:

a) Cuando los equipos están dispuestos a escuchar o a hablar a lo otros equipos. b) Que ocurre cuando no se cumplen las normas establecidas en el protocolo. Los equipos que satisfacen los modos operativos definidos en el estándar IEEE- 488.2., necesariamente satisfacen los niveles de comunicación físicos definidos en el estándar IEEE-488.1. La implicación inversa no es requerida. El modelo de intercambio de un equipo que satisface el estándar IEEE-488.2, se visualiza en la figura 2.3:

Figura 2.3: Modelo de intercambio de un equipo.

Buffer de entrada: Es el área de memoria en la que las ordenes y requerimientos de entrada son almacenadas, antes de que sean interpretadas y ejecutadas por el

Parser. El buffer de entrada, permite que el equipo controlador del instrumento,

cierto tiempo ser ejecutada, y mientras esto ocurre pueda realizar otras operaciones con otros equipo.

Buffer de salida: Es el área de memoria en el que los datos de salida (mensajes de salida) son almacenadas en espera de que el controlador decida leerlas.

Parser: Es el controlador interno del equipo que interpreta los mensajes completos almacenados en el buffer de entrada, los ejecuta, y en caso de que sean de requerimiento, deposita en la cola de salida los datos que resulten.[35]