El ejercicio es el siguiente:
Desarrollar un banco de pruebas para comprobar la funcionalidad del sumador del ejercicio 3.2.3. Utilice el diseño que se utilizó en el ejercicio mencionado. Modifique el diseño para incluir 2 unidades de retardo inercial para cada instrucción de asignación. Desarrolle un banco de pruebas que calcule la salida esperada y compare el resultado. Utilice como muestra el nicho de pruebas del Anexo 1 y otros presentados en este curso.
Para este ejercicio es importante mostrarles a los estudiantes como se genera una plantilla de
testbench en ISE. Un resultado válido se muestra en el Anexo 2.
Figura 3.26 Muestras de las formas de onda de la simulación realizada en 150 ns.
Para el estudio independiente se orienta crear un banco de pruebas que genere las siguientes formas de onda:
3.5 Consideraciones finales del capítulo
Los laboratorios con VHDL son trabajosos para los estudiantes porque estos deben programar los modelos para poderlos usar en el diseño. Las clases de laboratorio diseñadas fueron de un menor grado de complejidad al respecto de la creación de los modelos VHDL, hacia un mayor grado de complejidad. En las primeras clases, se concentrará la atención de los estudiantes en familiarizarse con el entorno de trabajo del ISE WebPACK. En clases posteriores se hace más hincapié en las descripciones de los problemas. En las últimas clases se les enseña a los estudiantes a crear sus propios bancos de prueba. El potencial del software usado es alto, pero la experiencia de los estudiantes en la clase depende en gran medida de la maestría con la que el profesor presenta las buenas prácticas en el uso de estos softwares.
.
.
.
CONCLUSIONES
Como conclusiones del trabajo se tienen:
o La instalación de las versiones Xilinx ISE WebPACK 14.7 y 12.1, así como la del ModelSim PE Student Edition 10.3a fueron un éxito. Para ello fue determinante la utilización de un entorno virtualizado, por los beneficios que este brinda en el manejo de momentos históricos de los sistemas operativos. No obstante se comprobó que la opción de usar ModelSim PE Student Edition e ISE WebPACK no es viable para las clases debido sobre todo a problemas de compatibilidad. Cualesquiera de las versiones de ISE instaladas puede ser utilizada y sus licencias están perfectamente operativas.
o Fueron ejecutados cerca de 20 ejercicios para determinar los más apropiados para el uso directo en las clases. De estos se eligieron 10 para utilizarse en los 4 laboratorios destinados al uso exclusivo de VHDL para la lógica combinatoria. Otros fueron elegidos para que los estudiantes los utilizaran en tareas evaluativas.
o Cada uno de los ejercicios fueron adaptados a las clases de forma tal que fueran de un menor grado de complejidad al respecto de la creación de los modelos VHDL, hacia un mayor grado de complejidad. En las primeras clases, se concentrará la atención de los estudiantes en familiarizarse con el entorno de trabajo del ISE WebPACK. En clases posteriores se hace más hincapié en las descripciones de los problemas. En las últimas clases se les enseña a los estudiantes a crear sus propios bancos de prueba. El potencial del software usado es alto, pero la experiencia de los estudiantes en la clase depende en gran medida de la maestría con la que el profesor presenta las buenas prácticas en el uso de estos softwares
RECOMENDACIONES
Con el objetivo de dar seguimiento al presente trabajo se proponen las siguientes recomendaciones.
o Obtener archivos TCL para la automatización de los ejemplos resueltos en las clases de laboratorio.
o Diseñar la culminación en el diseño de estos ejercicios de clase hasta la programación del kit Nexys II de Digilent.
REFERENCIAS BIBLIOGRÁFICAS
ALTERA. 2016. University Program - Getting Started [Online]. Altera Corporation. Available: https://www.altera.com/support/training/university/getting-started- students.html [Accessed 17-6-2016].
ARORA, N. & GIGRAS, Y. 2014. FPGA Implementation of Low Power and High Speed Hummingbird Cryptographic Algorithm. International Journal of Computer Applications, 92.
ASHENDEN, P. J. & LEWIS, J. 2007. VHDL-2008: Just the New Stuff, Elsevier Science. CADENCE. 2016. Full-Flow Digital Solution [Online]. Cadence Design Systems Inc.
Available: http://www.cadence.com/solutions/full_flow_digital/Pages/default.aspx
[Accessed 17-6-2016].
CHU, P. P. 2006. RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability, Wiley.
CHU, P. P. 2011. FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version, Wiley. DAMIER, I. 2015a. The 4-Bit Adder Subtractor VHDL Program [Online]. TEAHLAB. Available: http://teahlab.com/VHDL_Code_4-Bit_Adder_Subtractor/ [Accessed 17- 6-2016].
DAMIER, I. 2015b. The 4 Input Priority Encoder VHDL Program [Online]. TEAHLAB. Available: http://teahlab.com/VHDL_Code_4_Input_Priority_Encoder/ [Accessed 17-6-2016].
F, W. J. 2008. Digital Design: Principles And Practices, 4/E, Pearson Education.
GONZÁLEZ, F. V. 2013. Verificación de Modelos de los algoritmos DES, 3DES y AES descritos en VHDL. Ingeniero en Telecomunicaciones y Electrónica, UCLV.
GRAPHICS, M. 2014. ModelSim® Tutorial - Software Version 10.3a. Mentor Graphics Corporation.
GRAPHICS, M. 2016a. ModelSim [Online]. Mentor Graphics. Available:
https://www.mentor.com/products/fv/modelsim/ [Accessed 17-6-2016].
GRAPHICS, M. 2016b. ModelSim PE Student Edition [Online]. Mentor Graphics. Available:
https://www.mentor.com/company/higher_ed/modelsim-student-edition [Accessed
17-6-2016].
HERNÁNDEZ, Y. F. 2012. Simulación de Circuitos Digitales con Software Libre. Ingeniero en Telecomunicaciones y Electrónica, UCLV.
HWANG, E. O. 2006. Digital Logic and Microprocessor Design with VHDL. Thomson/Nelson.
JABEEN, M. & KHAN, S. 2012. Design of Convolution Encoder and Reconfigurable Viterbi Decoder. International Journal of Engineering and Science, 1, 15-21.
KUNG, Y.-S., QUYNH, N. V., HIEU, N. T., HUANG, C.-C. & HUANG, L.-C. 2011. Simulink/modelsim co-simulation and FPGA realization of speed control IC for PMSM drive. Procedia Engineering, 23, 718-727.
MANO, M. M. R. & CILETTI, M. D. 2012. Digital Design, Pearson Education.
NARASIMHAN, L. 2012. Guide to Performing Simulation using Xilinx ISE 13.x and ModelSim 10.x [Online]. Department of Electrical Engineering, Western Michigan
University. Available:
http://homepages.wmich.edu/~grantner/ece5570/Xilinx_13x_Modelsim_10.pdf
[Accessed 17-6-2016].
PEDRONI, V. A. 2004. Circuit Design with VHDL, MIT Press.
PERRY, D. 2002. VHDL: Programming by Example: Programming by Example, McGraw- Hill Education.
RODRÍGUEZ, J. P. B. & CRESPO, E. O. 2015. Programa Analítico de Electrónica Digital II. Santa Clara: UCLV.
RODRÍGUEZ, J. P. B. & RODRÍGUEZ, E. F. G. 2015. Programa Analítico de Electrónica Digital I. Santa Clara: UCLV.
ROGAWSKI, M., HOMSIRIKAMOL, E., SURAPATHI, K. K. & GAJ, K. 2012. Tutorial on FPGA Design Flow based on Xilinx ISE Webpack and ModelSim [Online]. George Mason University - Electrical and Computer Engineering Department. Available:
http://ece.gmu.edu/coursewebpages/ECE/ECE545/F10/resources/FPGA_Design_Fl ow_Xilinx.pdf [Accessed 17-6-2016].
SHIELDS, G. 2010. Q. Is VMware Workstation a type 1 or type 2 hypervisor? [Online]. Penton. Available: http://windowsitpro.com/virtualization/q-vmware-workstation- type-1-or-type-2-hypervisor [Accessed 17-6-2016].
VBULLETIN. 2011. How to use VHDL mode in OrCAD 16.0 ??? [Online]. vBulletin Solutions Inc. Available: http://www.edaboard.com/thread218330.html [Accessed 17-6-2016].
VMWARE. 2016. VMware Workstation Pro [Online]. VMware Inc. Available:
https://www.vmware.com/products/workstation [Accessed 17-6-2016].
XILINX. 2008. FPGA Design Flow Overview [Online]. Xilinx inc. Available:
http://www.xilinx.com/itp/xilinx10/isehelp/ise_c_fpga_design_flow_overview.htm
[Accessed 17-6-2016].
XILINX. 2009. ISE Design Flow Overview [Online]. Xilinx inc. Available:
http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ise_c_fpga_de sign_flow_overview.htm [Accessed 17-6-2016].
XILINX. 2012a. ERROR:Simulator:861 - Failed to link the design [Online]. Xilinx Inc. Available: https://forums.xilinx.com/t5/Simulation-and-Verification/ERROR- Simulator-861-Failed-to-link-the-design/td-p/261956 [Accessed 17-6-2016].
XILINX. 2014a. Multi-File Download: ISE Design - 14.7 Full Product Installation [Online].
Xilinx Inc. Available:
http://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNa v/design-tools.html [Accessed 17-6-2016].
XILINX. 2014b. XILINX DESIGN TOOLS — ISE® DESIGN SUITE [Online]. Xilinx Inc. Available: http://www.xilinx.com/publications/matrix/Software_matrix.pdf
[Accessed 17-6-2016].
XILINX. 2016a. AR# 18419: Install - Operating System (OS) Support on Xilinx ISE Design Tools [Online]. Xilinx Inc. Available:
http://www.xilinx.com/support/answers/18419.html [Accessed 17-6-2016].
XILINX. 2016b. ISE WebPACK Design Software [Online]. Xilinx Inc. Available:
http://www.xilinx.com/products/design-tools/ise-design-suite/ise-webpack.html
[Accessed 17-6-2016].
XILINX. 2016c. Xilinx University Program [Online]. Xilinx Inc. Available:
http://www.xilinx.com/support/university.html [Accessed 17-6-2016].
XILINX. 2014. ISE Design Suite [Online]. Xilinx Inc. Available:
http://www.xilinx.com/products/design-tools/ise-design-suite.html [Accessed 17-6- 2016].